Error (332148): promoted from Critical Warning: Timing requirements not met

这个错误是:当verilog代码量达到一定复杂程度就会出现这个警告,我选择忽略,目前运行还算正常,还需要等待正式复杂环境再看看效果。

你可能感兴趣的:(verilog,FPGA)