【转载】Verilog中Dump函数及用法

Verilog提供一系列系统任务用于记录信号值变化，常见的格式有vcd,fsdb等。
1，Dump VCD格式

$dumpfile("file. dump"); 打开一个VCD数据库用于记录
$dumpvars(level,start_module); 要记录的信号，level=0表示记录所有
$dumpflush; 将VCD数据保存到磁盘  不明白
$dumpoff; 停止记录
$dumpon; 重新开始记录
$dumplimit(); 限制VCD文件的大小(以字节为单位）
$dumpall; 记录所有指定的信号值

用法：

initial
begin
$dumpfile (“verilog. dump”);
$dumpvars (0, testfixture);
end

举例：

$dumpvars; // Dump所有层次的信号
$dumpvars (1, top); // Dump top模块中的所有信号
$dumpvars (2, top. u1); // Dump实例top. u1及其下一层的信号
$dumpvars (0, top. u2, top. u1. u13. q); // Dump top.u2及其以下所有信号，以及信号top. u1. u13. q。
$dumpvars (3, top. u2, top. u1); // Dump top. u1和top. u2及其下两层中的所有信号。