systemverilog——256位位宽赋值全1

两种方法

①拼接

bit [255:0] a;
a = {256{1'b1}};

②赋值0取反

bit [255:0] a;
bit [255:0] b;
b = 'h0;
a = ~b;

参考链接：http://bbs.eetop.cn/thread-453585-1-1.html