Zero_Adam
Zero_Adam

【数电】Verilog GDL 语言

目录：

    • 新建的时候：
    • 查看波形的时候。
    • 查看原理图： 后缀是 bsf
    • 这个是看RTL的
    • 组合器件图： 后缀是 bdf

期中考试 ，触发器以及 之前的内容。

File -> New Project ->

新建的时候：

【数电】Verilog GDL 语言_第1张图片

查看波形的时候。

【数电】Verilog GDL 语言_第2张图片双击左边空白

【数电】Verilog GDL 语言_第3张图片
然后 list 然后 >>。然后ok
【数电】Verilog GDL 语言_第4张图片
基本的波形仿真

【数电】Verilog GDL 语言_第5张图片

这个C是换周期的。
调成30或者40

查看原理图： 后缀是 bsf

这个要先编译成功。

【数电】Verilog GDL 语言_第6张图片

这个是看RTL的

【数电】Verilog GDL 语言_第7张图片

组合器件图： 后缀是 bdf

【数电】Verilog GDL 语言_第8张图片

空白处 ，右键 insert symbo【数电】Verilog GDL 语言_第9张图片有很多可以选择，

【数电】Verilog GDL 语言_第10张图片

你可能感兴趣的:(Verilog,GDL)

  • FPGA自学——整体设计思路 Sunrise黎 fpga自学fpga学习
    FPGA自学——整体设计思路1.设计定义写一套硬件描述语言，能够在指定的硬件平台上实现响应的功能根据想要实现的功能进行设定（如：让LED一秒闪烁一次）2.设计输入方法：编写逻辑：使用verilog代码描述逻辑画逻辑图使用IP3.分析综合（EDA）逻辑门级别的电路内容：对所写的逻辑描述的内容进行分析4.功能仿真1.目的：使用专门的仿真工具进行仿真，验证设计的逻辑功能能够实现2.仿真工具：models
  • Verilog实现FPGA串口通信详解 CodeMystic
    本文还有配套的精品资源，点击获取简介：FPGA以其灵活性和高效性在数字信号处理和接口通信领域广泛应用。本文详细介绍了使用Verilog硬件描述语言实现FPGA串口通信的基础知识和设计流程。主要内容涵盖UART协议的理解、Verilog中UART模块的定义和实现、设计流程的步骤以及注意事项。通过掌握这些知识点，读者可以学习如何在FPGA上实现UART串口通信，这一技能对于嵌入式系统设计至关重要。1.
  • （34）FPGA原语设计（BUFGMUX） 宁静致远dream FPGA就业技能ux开发语言r语言
    （34）FPGA原语设计（BUFGMUX）1.1目录1）目录2）FPGA简介3）VerilogHDL简介4）FPGA原语设计（BUFGMUX）5）结语1.2FPGA简介FPGA（FieldProgrammableGateArray）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门
  • FPGA小白到项目实战：Verilog+Vivado全流程通关指南（附光学类岗位技能映射） 阿牛的药铺 算法移植部署fpga开发verilog
    FPGA小白到项目实战：Verilog+Vivado全流程通关指南（附光学类岗位技能映射）引言：为什么这个FPGA入门路线能帮你快速上岗？本文设计了一条**"Verilog语法→工具链操作→光学项目实战→岗位技能对标"的阶梯式学习路径。不同于泛泛而谈的FPGA教程，我们聚焦光学类产品开发**核心能力（时序接口设计、图像处理算法移植、高速接口应用），通过3个递进式项目（从LED闪烁到图像边缘检测），
  • FPGA 设计中的 “Create HDL Wrapper“ 和 “Generating Output Products“ 的区别 行者.................. fpga开发
    CreateHDLWrapper(创建HDL包装器)目的：为顶层设计模块（通常是BlockDesign/IPIntegrator设计）创建一个HDL包装文件功能：将图形化/框图设计的BlockDesign转换为可综合的HDL代码（Verilog或VHDL）创建一个顶层模块，将所有IP核和连接实例化使用场景：当使用IPIntegrator创建BlockDesign后需要将图形化设计转换为HDL代码以
  • SystemVerilog LRM 学习笔记 -- clocking块
    1clocking...endclocking块clocking块是SV新feature，主要是为了更好解决testbench和DUT之间的timing和同步建模的问题，可以使user基于clockcycle在更高的抽象层次上写testbench(如“##3”，表示三个clock)。clocking只能在module/interface/checker/program中声明，不能在function
  • system Verilog：clocking中定义信号为input和output的区别 加载-ing systemverilog
    在SystemVerilog中，clocking块用于定义时钟块，这通常用于描述时钟边缘和同步的输入/输出行为，特别是在测试平台和硬件接口描述中。在下述两个代码示例中，主要区别在于a被定义为一个input还是output。当a被定义为input时：systemverilogclockingcb@(posedgeclk);inputa;endclocking这意味着a是一个从被测试设计（DUT）到测
  • 基于FPGA的二维FFT实现 廉连曼
    基于FPGA的二维FFT实现【下载地址】基于FPGA的二维FFT实现本项目提供了一种基于FPGA的高效二维FFT实现方案，专为数字信号处理和图像处理领域设计。通过并行使用两个一维FFT单元，本方案显著提升了二维FFT变换的计算效率，并基于Xilinx的FFTIP核，确保易于集成到其他FPGA设计中。该方案适用于各类频谱分析场景，尤其适合图像处理系统。经过Verilog编程和Modelsim仿真测试
  • 基于FPGA的Verilog电子密码锁设计资源文件：为安全而生，智控锁码
    基于FPGA的Verilog电子密码锁设计资源文件：为安全而生，智控锁码【下载地址】基于FPGA的Verilog电子密码锁设计资源文件基于FPGA和Verilog语言设计的电子密码锁项目，提供完整的硬件设计原理图、Verilog代码、仿真波形图和硬件描述文档。通过FPGA的可编程特性，实现密码设置、验证及锁定功能，适合学术研究、教学演示或个人兴趣学习。项目文件清晰，包含详细的使用说明，帮助用户快速
  • [SystemVerilog] Clocking S＆Z3463 SystemVerilogfpga开发
    SystemVerilogClocking用法详解SystemVerilog的clocking块（ClockingBlock）是一种专门用于定义信号时序行为的构造，主要用于验证环境（如UVM）中，以精确控制信号的采样和驱动时序。clocking块通过将信号与特定时钟关联，简化了测试环境中对时序敏感信号的处理，减少了手动时序管理的复杂性。本文将详细介绍SystemVerilog中clocking块的
  • ibm gdc和gdl_在GDC夏季交流和学习
    ibmgdc和gdlLevelupyourartistskillsandnetworkwithUnityexpertsduringGameDeveloperConferenceSummer(GDCSummer),takingplaceonlineAugust4–6,2020.在2020年8月4日至6日在线举行的夏季游戏开发者大会(GDC夏季)期间，与Unity专家一起提高您的艺术家技能和网络联系。
  • 【Verilog】parameter、localparam和 `define的区别 kanhao100 verilogfpga开发
    在Verilog中，parameter、localparam和`define都用于定义常量，但它们在作用域、可配置性和处理阶段上有着重要区别。理解这些差异对于编写高质量的Verilog代码至关重要。Parameter（参数）：Parameter用于定义模块级的可配置常量，它最重要的特性是可以在模块实例化时被外部值覆盖。这使得模块具有良好的通用性和可重用性。Parameter的主要特点包括：作用域限
  • Verilog 语法知识1
    学习的参考资料是夏宇闻的《veirlog经典教程》第三版，可能刚看这本书有点迷糊，但我觉得有从语言基础的同学学起来还是能看懂的。这里我列举了自己学习觉得应该注意的地方。VerilogHDL的基本语法11.变量：变量即在程序运行过程中其值可以改变的量,在VerilogHDL中变量的数据类型有很多种wire型wire型数据常用来表示用于以assign关键字指定的组合逻辑信号。Verilog程序模块中输
  • basic verilog 语法--FPGA入门1 Kent Gu FPGAfpga开发
    1,Assign语法Assignisonlyforwiretypevarity;1.1definemodulemain(inputclkIn,//50M,20nsinputspi_clk,inputspi_mosi,inputspi_cs,inputreset_FPGA,outputwireout_LD_PULS_trig_Out//LDtrigout)1.2assignout_LD_PULS_t
  • Verilog 语法介绍 4
    #记录一些语法、概念、编译方法#目录iverilog编译参数：iverilog进行多文件编译：gtkwavewave.vcd.tclverilog如何debuglatch和Flip-flop同步信号、异步信号muxiverilog编译参数：iverilog：用于编译verilog和vhdl文件，进行语法检查，生成可执行文件参数-o，这是比较常用的一个参数了，和GCC中-o的使用几乎一样，用于指定生
  • Verilog HDL基础语法1-1 酱酱酱酱酱 Verilog与FPGAfpga开发
    一、语法特点及规则①Verilog采用模块化结构，数据类型和变量、基本运算符等基本语法，语法类型和C语言很相似。②每行只写一个声明语句或说明，每个VerilogHDL源文件中只能写一个顶层模块，也不能把一个顶层模块分成几部分写在几个源文件中。③源文件名字和文件内容有关，最好与顶层文件同名，命名时，第一个字符为字母或下划线。④源文件用层层缩进的格式来写。⑤变量名的大小写应自始至终保持一致。⑥对关键步
  • Verilog取绝对值代码设计 幸运学者 verilogverilog补码
    取绝对值的时候肯定都是针对有符号数来取的，然后存入无符号数中。对于有符号数在寄存器中的存储，是默认最高位为符号位，低位为数据位（正数源码，负数补码），对于正数，我们可以直接将数据赋给无符号寄存器（这个寄存器的位宽至少要大于或等于数据位）。而对于负数，我们需要对数据位取反加一，然后将数据赋给无符号寄存器。有的时候我们的这个无符号寄存器位数比较大的时候，若数据位负数，可以直接将有符号寄存器直接不考虑符
  • 【教程4＞第7章＞第26节】基于FPGA的RS(204,188)译码verilog实现10——RS译码模块整体实现与性能仿真评估 fpga和matlab #第7章·通信—信道编译码fpga开发RSverilogRS译码教程4
    本课程学习成果预览目录1.软件版本2.RS译码模块整体实现介绍2.1伴随式计算（SyndromeCalculation）2.2擦除位置处理（ErasureHandling）2.3多项式乘法（PolynomialMultiplication）2.4欧几里得算法（EuclideanAlgorithm）2.5钱搜索（ChienSearch）3.RS译码模块整体FPGA实现4.RS译码仿真测试5.视频操作
  • 呼吸灯 verilog FPGA 基础练习8 cycf FPGAverilog编码基础篇fpga开发
    呼吸灯verilogFPGA基础练习8发现问题，用技术解决问题。兴趣是自己的源动力!目录呼吸灯verilogFPGA基础练习8前言一、呼吸灯1.1呼吸灯原理1.2实现方案1.2.1功能代码1.2.2仿真代码1.2.3仿真结果1.2.4计数器的基本时间单位总结前言呼吸灯的练习的主要目的是对计数器使用的进阶，理解计数器计数使用的基础时间单位的变化，对计数器的影响。一、呼吸灯1.1呼吸灯原理我们知道同一
  • DS18B20温度传感器的Verilog初始化程序实战指南 北海有座岛
    本文还有配套的精品资源，点击获取简介：DS18B20是一款适用于宽温度范围的高精度数字温度传感器，采用Verilog语言实现其初始化程序，以便能够正确地在系统中运行。本指南详细介绍了DS18B20的初始化过程，包括电源配置、分辨率选择、报警阈值设定等，并解释了如何使用Verilog来控制和通信DS18B20传感器，对于嵌入式系统设计和硬件描述语言的学习具有重要价值。1.DS18B20传感器概述1.
  • verilog ascii码 0-99翻译成16进制数 LEEE@FPGA FPGA学习记录fpga开发
    VerilogASCII码转16进制数(0-99)moduleascii_to_hex(inputclk,inputrst_n,input[7:0]ascii_high,//十位数的ASCII码input[7:0]ascii_low,//个位数的ASCII码outputreg[7:0]hex_data//输出的16进制数);reg[7<
  • ESP32学习笔记-读取SD卡并显示到屏幕上 搞机械的假程序猿 ESP32学习笔记学习笔记ESP32
    硬件FireBeetle2ESP32-E开发板1.54"240x240IPS广视角TFT显示屏硬件接线测试代码//加载库#include"Arduino.h"#include"FS.h"#include"SD.h"#include"SPI.h"#include"DFRobot_GDL.h"//定义显示屏针脚#defineTFT_DCD2#defineTFT_CSD6#defineTFT_RSTD3
  • 【数字IC前端笔试真题精刷（2022.7.28）】芯动——数字IC验证工程师（1号卷-验证） ReRrain #数字IC笔试
    声明：本专栏所收集的数字IC笔试题目均来源于互联网，仅供学习交流使用。如有侵犯您的知识产权，请及时与博主联系，博主将会立即删除相关内容。笔试时间：2022-7-28；题目类型：不定项（10x1’=10’）【错选不得分，少选得1/3分】问答（9x10’=90’）文章目录不定项1、(单选)在verilog语言中，a=4'b1011，那么&a=()2、(单选)SystemVerilog中类默认的成员属性
  • FPGA(现场可编程门阵列)是什么？ Yashar Qian #嵌入式fpga开发计算机体系结构嵌入式硬件
    FPGA(现场可编程门阵列)是什么？FPGA（现场可编程门阵列，Field-ProgrammableGateArray）是一种可通过编程配置硬件电路的半导体芯片，其核心特点是硬件逻辑可重构，既能像软件一样灵活修改，又能像专用芯片（ASIC）一样高效运行。以下是通俗易懂的解析：⚙️术语拆解Field-Programmable（现场可编程）：芯片出厂后，用户可通过硬件描述语言（如Verilog/VHD
  • FPGA与Verilog实现的Cordic算法测试项目 weixin_42668301
    本文还有配套的精品资源，点击获取简介：Cordic算法是一种在FPGA和Verilog硬件描述语言中实现高效的数值计算技术，它简化了硬件资源需求，特别适合资源有限的嵌入式系统。通过模块化设计，Cordic算法可以拆分为多个子模块来实现，包括旋转步骤、误差校正和控制逻辑等。该算法通过迭代过程逼近目标值，无需乘法器，从而减少了硬件资源消耗并提高了效率。在实现时需要考虑位宽、迭代次数和误差处理等因素，以
  • 【教程4＞第7章＞第23节】基于FPGA的RS(204,188)译码verilog实现7——欧几里得迭代算法模块 fpga和matlab #第7章·通信—信道编译码fpga开发RS译码欧几里得迭代教程4
    目录1.软件版本2.RS译码器逆元欧几里得算法模块原理分析3.RS译码器逆元欧几里得算法模块的verilog实现3.1RS译码器逆元欧几里得算法模块verilog程序3.2程序解析欢迎订阅FPGA/MATLAB/Simulink系列教程《★教程1:matlab入门100例》《★教程2:fpga入门100例》《★教程3:simulink入门60例》
  • Vitis HLS 学习笔记--hls::stream（理解串流：基础） hi94 VitisHLS学习笔记c++fpga开发HLS
    目录1.介绍2.示例2.1代码解析2.2定义串流2.3串流的综合报告3.总结1.介绍在VitisHLS中，hls::stream是一个用于在C/C++中进行高级合成的关键数据结构。它类似于C++标准库中的std::stream，但是专门设计用于硬件描述语言（如Verilog或VHDL）中的数据流。hls::stream提供了一种方便的方法来处理数据流，使得在设计硬件加速器时更加灵活和可控。hls:
  • SPI代码详解FPGA-verilog部分（FPGA+STM32）（一） MinJohnson STM32FPGA/Verilogstm32fpgaspi
    声明：本篇文章面向在已对SPI的四种时序有所了解的人我们采用SPI3模式以及将FPGA作从机，STM32作主机的方式讲解，在STM32控制部分采用的是半双工模式，但其实半双工与全双工区别不大，稍加修改即可本文章属于SPI的升级版，将原本的片选线CS_N再多加一根，变成spi_cs_cmd和spi_cs_data，当spi_cs_cmd拉低的时候表示传送的是命令（命令只由单片机发送），当cs_dat
  • FPGA基础 -- Verilog 锁存器简介 sz66cm FPGA基础fpga开发
    由浅入深地讲解Verilog中的锁存器（Latch）**，包括：什么是锁存器（定义与作用）锁存器的分类（透明锁存器vs边沿触发器）Verilog中锁存器的建模方式锁存器与触发器的区别锁存器的时序特性与设计陷阱实际应用与避免锁存器的最佳实践综合工具识别锁存器的方式与调试技巧一、什么是锁存器（Latch）？锁存器是一种电平敏感的时序逻辑单元，用于在特定控制信号（如enable或clk为高电平）时锁存输
  • FPGA基础 -- Verilog 竞争/竞态（Race Condition）
    一、什么是“竞争/竞态（RaceCondition）”？概念说明典型后果信号竞争（GlitchRace）由两条或多条逻辑路径传播延迟不同导致。同一时刻从不同路径到达的电平先后顺序不可预知，产生毛刺或错误翻转。硬件级：产生额外脉冲，触发错误状态或计数。事件竞争/仿真竞态（SchedulingRace）仿真器在同一个时刻deltacycle内对同一变量存在多个驱动且调度顺序不确定（典型如=阻塞赋值）。
  • mongodb3.03开启认证 21jhf mongodb
    下载了最新mongodb3.03版本，当使用--auth 参数命令行开启mongodb用户认证时遇到很多问题，现总结如下： （百度上搜到的基本都是老版本的，看到db.addUser的就是，请忽略） Windows下我做了一个bat文件，用来启动mongodb，命令行如下： mongod --dbpath db\data --port 27017 --directoryperdb --logp
  • 【Spark103】Task not serializable bit1129 Serializable
    Task not serializable是Spark开发过程最令人头疼的问题之一，这里记录下出现这个问题的两个实例，一个是自己遇到的，另一个是stackoverflow上看到。等有时间了再仔细探究出现Task not serialiazable的各种原因以及出现问题后如何快速定位问题的所在，至少目前阶段碰到此类问题，没有什么章法 1.   package spark.exampl
  • 你所熟知的 LRU(最近最少使用) dalan_123 java
    关于LRU这个名词在很多地方或听说，或使用，接下来看下lru缓存回收的实现 1、大体的想法     a、查询出最近最晚使用的项     b、给最近的使用的项做标记 通过使用链表就可以完成这两个操作，关于最近最少使用的项只需要返回链表的尾部；标记最近使用的项，只需要将该项移除并放置到头部，那么难点就出现 你如何能够快速在链表定位对应的该项？ 这时候多
  • Javascript 跨域 周凡杨 JavaScriptjsonp跨域cross-domain
                                       
  • linux下安装apache服务器 g21121 apache
    安装apache 下载windows版本apache，下载地址：http://httpd.apache.org/download.cgi   1.windows下安装apache Windows下安装apache比较简单，注意选择路径和端口即可，这里就不再赘述了。 2.linux下安装apache： 下载之后上传到linux的相关目录，这里指定为/home/apach
  • FineReport的JS编辑框和URL地址栏语法简介 老A不折腾 finereportweb报表报表软件语法总结
      JS编辑框： 1.FineReport的js。 作为一款BS产品，browser端的JavaScript是必不可少的。 FineReport中的js是已经调用了finereport.js的。 大家知道，预览报表时，报表servlet会将cpt模板转为html，在这个html的head头部中会引入FineReport的js，这个finereport.js中包含了许多内置的fun
  • 根据STATUS信息对MySQL进行优化 墙头上一根草 status
    mysql  查看当前正在执行的操作，即正在执行的sql语句的方法为:      show processlist 命令   mysql> show global status;可以列出MySQL服务器运行各种状态值，我个人较喜欢的用法是show status like '查询值%';一、慢查询mysql> show variab
  • 我的spring学习笔记7-Spring的Bean配置文件给Bean定义别名 aijuans Spring 3
    本文介绍如何给Spring的Bean配置文件的Bean定义别名？ 原始的 <bean id="business" class="onlyfun.caterpillar.device.Business"> <property name="writer"> <ref b
  • 高性能mysql 之 性能剖析 annan211 性能mysqlmysql 性能剖析剖析
    1 定义性能优化 mysql服务器性能，此处定义为 响应时间。 在解释性能优化之前，先来消除一个误解，很多人认为，性能优化就是降低cpu的利用率或者减少对资源的使用。 这是一个陷阱。 资源时用来消耗并用来工作的，所以有时候消耗更多的资源能够加快查询速度，保持cpu忙绿，这是必要的。很多时候发现 编译进了新版本的InnoDB之后，cpu利用率上升的很厉害，这并不
  • 主外键和索引唯一性约束 百合不是茶 索引唯一性约束主外键约束联机删除
    目标;第一步;创建两张表 用户表和文章表         第二步;发表文章       1,建表; ---用户表 BlogUsers --userID唯一的 --userName --pwd --sex create
  • 线程的调度 bijian1013 java多线程thread线程的调度java多线程
    1.       Java提供一个线程调度程序来监控程序中启动后进入可运行状态的所有线程。线程调度程序按照线程的优先级决定应调度哪些线程来执行。   2.       多数线程的调度是抢占式的（即我想中断程序运行就中断，不需要和将被中断的程序协商） a) 
  • 查看日志常用命令 bijian1013 linux命令unix
    一.日志查找方法，可以用通配符查某台主机上的所有服务器grep "关键字" /wls/applogs/custom-*/error.log   二.查看日志常用命令1.grep '关键字' error.log：在error.log中搜索'关键字'2.grep -C10 '关键字' error.log：显示关键字前后10行记录3.grep '关键字' error.l
  • 【持久化框架MyBatis3一】MyBatis版HelloWorld bit1129 helloworld
    MyBatis这个系列的文章，主要参考《Java Persistence with MyBatis 3》。   样例数据 本文以MySQL数据库为例，建立一个STUDENTS表，插入两条数据，然后进行单表的增删改查     CREATE TABLE STUDENTS ( stud_id int(11) NOT NULL AUTO_INCREMENT,
  • 【Hadoop十五】Hadoop Counter bit1129 hadoop
       1. 只有Map任务的Map Reduce Job File System Counters FILE: Number of bytes read=3629530 FILE: Number of bytes written=98312 FILE: Number of read operations=0 FILE: Number of lar
  • 解决Tomcat数据连接池无法释放 ronin47 tomcat 连接池　优化
    近段时间，公司的检测中心报表系统(SMC)的开发人员时不时找到我，说用户老是出现无法登录的情况。前些日子因为手头上 有Jboss集群的测试工作，发现用户不能登录时，都是在Tomcat中将这个项目Reload一下就好了，不过只是治标而已，因为大概几个小时之后又会 再次出现无法登录的情况。 今天上午，开发人员小毛又找到我，要我协助将这个问题根治一下，拖太久用户难保不投诉。 简单分析了一
  • java-75-二叉树两结点的最低共同父结点 bylijinnan java
    import java.util.LinkedList; import java.util.List; import ljn.help.*; public class BTreeLowestParentOfTwoNodes { public static void main(String[] args) { /* * node data is stored in
  • 行业垂直搜索引擎网页抓取项目 carlwu LuceneNutchHeritrixSolr
    公司有一个搜索引擎项目，希望各路高人有空来帮忙指导，谢谢！ 这是详细需求： （1） 通过提供的网站地址(大概100-200个网站)，网页抓取程序能不断抓取网页和其它类型的文件（如Excel、PDF、Word、ppt及zip类型），并且程序能够根据事先提供的规则，过滤掉不相干的下载内容。 （2） 程序能够搜索这些抓取的内容，并能对这些抓取文件按照油田名进行分类，然后放到服务器不同的目录中。
  • [通讯与服务]在总带宽资源没有大幅增加之前,不适宜大幅度降低资费 comsci 资源
          降低通讯服务资费，就意味着有更多的用户进入，就意味着通讯服务提供商要接待和服务更多的用户，在总体运维成本没有由于技术升级而大幅下降的情况下，这种降低资费的行为将导致每个用户的平均带宽不断下降，而享受到的服务质量也在下降，这对用户和服务商都是不利的。。。。。。。。     &nbs
  • Java时区转换及时间格式 Cwind java
    本文介绍Java API 中 Date, Calendar, TimeZone和DateFormat的使用，以及不同时区时间相互转化的方法和原理。   问题描述： 向处于不同时区的服务器发请求时需要考虑时区转换的问题。譬如，服务器位于东八区（北京时间，GMT+8:00），而身处东四区的用户想要查询当天的销售记录。则需把东四区的“今天”这个时间范围转换为服务器所在时区的时间范围。
  • readonly,只读，不可用 dashuaifu jsjspdisablereadOnlyreadOnly
    readOnly 和 readonly 不同，在做js开发时一定要注意函数大小写和jsp黄线的警告！！！我就经历过这么一件事： 使用readOnly在某些浏览器或同一浏览器不同版本有的可以实现“只读”功能，有的就不行，而且函数readOnly有黄线警告！！！就这样被折磨了不短时间！！！（期间使用过disable函数，但是发现disable函数之后后台接收不到前台的的数据！！！）  
  • LABjs、RequireJS、SeaJS 介绍 dcj3sjt126com jsWeb
    LABjs 的核心是 LAB（Loading and Blocking）：Loading 指异步并行加载，Blocking 是指同步等待执行。LABjs 通过优雅的语法（script 和 wait）实现了这两大特性，核心价值是性能优化。LABjs 是一个文件加载器。RequireJS 和 SeaJS 则是模块加载器，倡导的是一种模块化开发理念，核心价值是让 JavaScript 的模块化开发变得更
  • [应用结构]入口脚本 dcj3sjt126com PHPyii2
    入口脚本 入口脚本是应用启动流程中的第一环，一个应用（不管是网页应用还是控制台应用）只有一个入口脚本。终端用户的请求通过入口脚本实例化应用并将将请求转发到应用。 Web 应用的入口脚本必须放在终端用户能够访问的目录下，通常命名为 index.php，也可以使用 Web 服务器能定位到的其他名称。 控制台应用的入口脚本一般在应用根目录下命名为 yii（后缀为.php），该文
  • haoop shell命令 eksliang hadoophadoop shell
    cat chgrp chmod chown copyFromLocal copyToLocal cp du dus expunge get getmerge ls lsr mkdir movefromLocal mv put rm rmr setrep stat tail test text
  • MultiStateView不同的状态下显示不同的界面 gundumw100 android
    只要将指定的view放在该控件里面，可以该view在不同的状态下显示不同的界面，这对ListView很有用，比如加载界面，空白界面，错误界面。而且这些见面由你指定布局，非常灵活。 PS：ListView虽然可以设置一个EmptyView，但使用起来不方便，不灵活，有点累赘。 <com.kennyc.view.MultiStateView xmlns:android=&qu
  • jQuery实现页面内锚点平滑跳转 ini JavaScripthtmljqueryhtml5css
    平时我们做导航滚动到内容都是通过锚点来做，刷的一下就直接跳到内容了，没有一丝的滚动效果，而且 url 链接最后会有“小尾巴”，就像#keleyi，今天我就介绍一款 jquery 做的滚动的特效，既可以设置滚动速度，又可以在 url 链接上没有“小尾巴”。   效果体验：http://keleyi.com/keleyi/phtml/jqtexiao/37.htmHTML文件代码： &
  • kafka offset迁移 kane_xie kafka
    在早前的kafka版本中（0.8.0），offset是被存储在zookeeper中的。   到当前版本（0.8.2）为止，kafka同时支持offset存储在zookeeper和offset manager（broker）中。   从官方的说明来看，未来offset的zookeeper存储将会被弃用。因此现有的基于kafka的项目如果今后计划保持更新的话，可以考虑在合适
  • android > 搭建 cordova 环境 mft8899 android
      1 , 安装 node.js        http://nodejs.org      node -v   查看版本   2, 安装 npm   可以先从  https://github.com/isaacs/npm/tags  下载 源码 解压到
  • java封装的比较器，比较是否全相同，获取不同字段名字 qifeifei
     非常实用的java比较器，贴上代码： import java.util.HashSet; import java.util.List; import java.util.Set; import net.sf.json.JSONArray; import net.sf.json.JSONObject; import net.sf.json.JsonConfig; i
  • 记录一些函数用法 .Aky. 位运算PHP数据库函数IP
    高手们照旧忽略。 想弄个全天朝IP段数据库，找了个今天最新更新的国内所有运营商IP段，copy到文件，用文件函数，字符串函数把玩下。分割出startIp和endIp这样格式写入.txt文件，直接用phpmyadmin导入.csv文件的形式导入。（生命在于折腾，也许你们觉得我傻X，直接下载人家弄好的导入不就可以，做自己的菜鸟，让别人去说吧） 当然用到了ip2long()函数把字符串转为整型数
  • sublime text 3 rust wudixiaotie Sublime Text
    1.sublime text 3 => install package => Rust 2.cd ~/.config/sublime-text-3/Packages 3.mkdir rust 4.git clone https://github.com/sp0/rust-style 5.cd rust-style 6.cargo build --release 7.ctrl
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他