Vivado 2019.1 使用教程

Verilog零基础入门

Vivado下的仿真入门

Vivado 2019.1 使用教程_第1张图片
Vivado 2019.1 使用教程_第2张图片
Vivado 2019.1 使用教程_第3张图片

Vivado 2019.1 使用教程_第4张图片

Vivado 2019.1 使用教程_第5张图片
Vivado 2019.1 使用教程_第6张图片
Vivado 2019.1 使用教程_第7张图片
Vivado 2019.1 使用教程_第8张图片
Vivado 2019.1 使用教程_第9张图片

Vivado 2019.1 使用教程_第10张图片
Vivado 2019.1 使用教程_第11张图片
Vivado 2019.1 使用教程_第12张图片

端口

模块和端口
抽象成输入、处理、输出的模型。

参数

verilog中参数传递与参数定义中#的作用

第一个工程,多数表决器

练习

Verilog HDL练习题

hdlbits网站上的做题笔记(5)

组合逻辑:
hdlbits网站上的做题笔记(4)

你可能感兴趣的:(计算机组成原理)