【芯片前端】第一次看DC综合报告时看些什么内容

前言

最近又要频繁的看DC综合报告,发现之前的东西忘得是差不过了,因此用这篇文章用来做下笔记,记录下第一眼看DC综合报告时看些什么内容。

看哪个报告

这是第一次综合完之后的终极问题,我根本不知道应该看哪个报告。进行完综合后,就可以在report目录下得到各类综合结果报告,具体有哪些文件这取决于在综合tcl配置中设置了哪些项,比如像我这样设置:

report_timing -delay max -max_paths 1 > $timing_report
report_timing -delay max -path end -max_path 80 > $timing_max20_report
#report_area -hierarchy > $area_report
report_area -hierarchy > $area_report
#report_reference -hierarchy > $references_report
report_reference -hierarchy > $references_report
report_cell [get_cells -hier *] > $cell_report
report_constraint -all_violators -verbose > $constraint_report
report_power -analysis_effort high -verbose > $power_report
check_design > $check_syntax_report
report_qor > $qor_report

那么就会得到这些报告:

你可能感兴趣的:(芯片前端设计,芯片,systemverilog,verilog)