3、【Xilinx下载器】【ILA】使用ILA调试时出错的解决方案

问题描述

有的用户在使用下载器调试带有ILA的工程时,出现某些异常情况,目前已知的异常有:

(1)下载过程中报错,而且底部Tcl Console出现大量报错信息

3、【Xilinx下载器】【ILA】使用ILA调试时出错的解决方案_第1张图片

Tcl报错信息,从第三行可知,系统提示降低速率,但是未具体说明降低哪里的速率。

在这里插入图片描述

(2)点击开始采样后,不出波形也无任何报错信息

3、【Xilinx下载器】【ILA】使用ILA调试时出错的解决方案_第2张图片

(3)开始采样后,不采集或采集的波形不变化,且底部的Tcl Console有报错
在这里插入图片描述

(4)开始采样后,采集失败并且底部Tcl Console出现大量报错信息

3、【Xilinx下载器】【ILA】使用ILA调试时出错的解决方案_第3张图片

(5)连接已烧录ILA程序的开发板时,出现连接不上或者连接上了,但是ILA设备显示不全的问题

3、【Xilinx下载器】【ILA】使用ILA调试时出错的解决方案_第4张图片

原因

这些错误的出现跟两个因素有关:

(1)下载器的Jtag接口的TCK速率,也可简单理解为下载速度或电脑与开发板通信的速度。

(2)程序中ILA的采样时钟速率。

这里直接贴出一张报错图,这张图是笔者之前探究ILA采样速率与下载器TCK速率时,Vivado出现的报错,可惜这个报错只出现过一次,后面再也没出现过了。

3、【Xilinx下载器】【ILA】使用ILA调试时出错的解决方案_第5张图片

其中第三条写的很清楚了,ILA的采样速率必须高于Jtag时钟频率的2.5倍,之前说过的异常情况都有了解释,原因就是Jtag的速度过高导致它与ILA的配合出现了异常。

解决方法

解决方法有两种

(1)修改下载器频率,默认频率一般是15MHz,将其改小,确保它的2.5倍小于ILA的采样时钟频率

3、【Xilinx下载器】【ILA】使用ILA调试时出错的解决方案_第6张图片

(2)修改ILA采样时钟,这个根据具体的工程在内部修改,确保ILA采样时钟频率大于下载器频率的2.5倍

你可能感兴趣的:(FPGA开发笔记,逻辑分析仪,ILA,VIVADO,fpga开发)