Verilog 1-8数据分配器

Verilog 1-8数据分配器

module demux8a
(
			input [2:0] s,
			input a,
			output [7:0] y
);
assign y = a << s;
endmodule