Verilog中的运算符

1.算术操作符
①加法（+）；减法（-），乘法（*），除法（/），取模（%）；
注：算术操作结果的位宽：
算术表达式结果的长度由最长操作数决定，在赋值语句下，算术操作结果的长度由操作左端目标长度决定。
2.关系操作符
①大于,小于，大于等于和小于等于。如果不等式成立，输出结果为真，如果不等式不成立，则输出结果为假。
3.相等关系操作符：
①共有四种相等关系操作符：等于==，不等！=，全等===，非全等！==。
②这几种相等关系操作符比较的结果也有三种，即：真，假，和不确定值。
4.逻辑运算符：
逻辑与运算符为“&&”，逻辑或的运算符为“||”，逻辑非的运算符为“！”
5.按位运算符：
按位取反“~”，按位与“&”，按位或“|”，按位异或“^”,按位同或 ^ ~
6.归约操作符：
与“&”、或“|”、异或“^”,以及相应的非操作：“~&”、 ~| 、 ^ ~ 、 ~ ^ 等
7.移位操作符：
左移运算符“<<”,右移运算符“>>”
8.条件运算符：
①表达形式如下：<条件表达式>?<表达式1><表达式2>
注：条件表达式的结果有真，假以及未知三种状态，当条件表达式的结果为真的时候，执行表达式1，当条件表达式的结果为假的时候，执行表达式2,。对应数字电路中的数字选择器。
9.连接和复制运算符：
连接运算符“{ }”，复制运算符“{{}}”。
①连接操作符：{信号1的某几位，信号2的某几位…信号n的某几位}
②重复运算符：重复操作符是将一个表达式放入双重括号内，复制因子放在第一层括号中