(十)DDRC架构组成、效率Efficiency及功能实现

文章目录

  • 一、DDR Controller功能
  • 二、DDR Controller效率计算
  • 三、DDR Controller架构
    • 2.1、AXI Interface
    • 2.2、Command Split
    • 2.3、Write Data Buffer
    • 2.4、Command Reorder1
    • 2.5、Command Reorder2
    • 2.6、DFI Interface
    • 2.7、DFI Write/Read Timing
    • 2.8、Timing Check
    • 2.9、Read Data Buffer
    • 2.10、Initialization
    • 2.11、Refresh Control
    • 2.12

你可能感兴趣的:(DDR协议及应用实践,架构,网络)