FPGA相关名词解释

最近在看FPGA，之后要在FPGA上做神经网络的优化什么的。
以后不懂的名词解释，都会加到这里来。

ASIC(Application Specific integrated Circiut，专用集成电路)

ASIC是为顾客需求而设计制造、面向特定用途的集成电路的总称。面向特定用途的集成电路分为全定制IC和半定制IC。通常所说的ASIX主要是指门阵列、嵌入式阵列、标准单元ASIC、结构化ASIC。

ASSP(Application Specific Standard Product，专用标准产品)

相对于ASIC的定制，ASSP是面向某一特定领域的通用的LSI。

DSP(Digital Signal Processor，数字信号处理器)

DSP是为进行数字信号处理而优化的处理器，可以连续进行高速乘积累加运算。FPGA的DSP并非数字信号处理器，而是由高速乘法器电路组成的。

EEPROM(Electrically Erasable and Programmable ROM，电可擦可编程只读存储器)

EEPROM是一种断电后数据不会丢失的非易失性存储器。不同于EPROM的紫外线擦除，EEPROM以电子擦除和重写。

EPROM(Erasable and Programmable ROM，可擦可编程只读存储器)

一种断电后数据不会丢失的非易失性存储器，并且可以写入操作。EPROM必须清除全部数据后才可以再次写入，与RAM的部分擦除与重写区别。

EDA(ELectronic Design Automatic，电子设计自动化)

EDA是实现LSI或电子设备等电子领域设计自动化软件、硬件和方法的总称。逻辑设计和电路设计用的仿真CAE(Computer Aided Engineering，计算机辅助工程)，版图设计用的CAD(Computer Aided Design，计算机辅助设计)等都叫EDA，而实际的设计产品叫EDA工具。

PLD(Programmble Logic Device，可编程逻辑器件)

PLD用户可将设计电路写入芯片的可编程逻辑器件的总称。代表性的PLD有SPLD、CPLD和FPGA等。

FPGA(Field Programmable Gate Array，现场可编程门阵列)

FPGA是一种由内部逻辑块和布线两部分构成的PLD。虽然逻辑块可以任意组合连接，具有很高的设计自由度，但实际布局情况会导致延迟时间不定。由于此构造和单纯的由门电路和布线组成的门阵列类似，并且用户可以随时对其进行重配置，因此被称为FPGA(现场可编程门阵列)。

IP(Intellectual Property，设计资产)

ip本来的意思是知识产权，而在半导体领域，CPU核、大规模宏单元等功能模块被称为IP(设计资产)。使用经过验证的成品功能模块(IP)，比重新设计电路来的更高效且可以缩短开发周期。为了和固件、中间件等软件区别开来，电路IP也被称为“硬IP”或“IP核”。

HDL(Hardware Description Language，硬件描述语言)

硬件描述语言是描述硬件的行为和连接的编程语言。最早的数字逻辑电路设计通过组合AND、OR、NOT、FF(Flip-Flop)等逻辑电路的符号来绘制电路图完成设计，这些年基于硬件描述语言的设计方法成为主流。HDL中，Verilog HDL和VHDL成为主流。

RTL(Register Transfer Level，寄存器传输级)

RTL用来表示使用HDL进行电路设计时的设计抽象度，是一种比晶体管和逻辑门级别的设计抽象度更高的寄存器传输级(RTL)的设计方式。RTL设计将电路行为描述为寄存器间的数据传输及其逻辑运算的组合。

SoC(System on a Chip片上系统)

从前的LSI按照功能分为处理逻辑、内存、接口等产品，而今后的趋势是将各种丰富的功能系统性的集成到一片LSI上，这种LSi被称为Soc或系统LSI。

HLS(High Level Systhesis)高层次综合

高层次综合指直接用C语言或基于C的语言描述算法功能，再有工具自动地将其综合为含有寄存器。时钟同步等硬件概念的RTL描述的过程。

---

未完待续