Modelsim 错误之 Error loading design

使用modelsim仿真时,基本上都会遇到过error loading design 的问题,网上也有很多关于相关问题的解答,基本上可以覆盖最常见的原因,比如端口不匹配,没有例化模块等等。但是最近在使用Libero的modelsim进行后仿真时,发现前仿真没有error,但是后仿真时出现了error loading design的问题,甚是奇怪,可以排除最常见的原因,但又无法确定原因在哪!
最后在检查报错的第一行蓝色字体时,发现了命令行加载的路径中存在了一个空格,果断把该文件夹中的空格删除(有可能是在创建文件夹时,手抖误打了一个空格上去),再次进行后仿,顺利通过!所以后续出现错误时,多关注一下第一行蓝色字体,也就是命令行加载文件出错的地方!

你可能感兴趣的:(FPGA工具使用,FPGA)