UVM 验证方法学之interface学习系列文章(六)高级《interface 作探针》

本文章,着重介绍 interface 的用途。interface 不仅仅是简化系统之间的连接,做到定义接口的re-use。另外,如前面几篇文章讲述,在interface 中填充各种各样的功能,比如:checker, assert ,coverage ,initial 等。今天,我们讲解如何用interface 来窥探硬件中的signal 信号值变化。--- interface的 探针功能

不知道大家想过没有,如果我们想在基于UVM 的验证平台中,去监测硬件RTL module 中的信号数值变化,有哪几种方法? (留个问号?

当然,在我们整个TB 环境中,已经有了 标准的interface 接口,通过这些接口,我们可以获取硬件中的信号变化规律,进而影响我们测试用例的运行状态。但是,有时候我们不想用这么复杂的接口,因为信号太多了,我们只想关心自己关心的信号。那么,怎么办?

既然,interface 是硬件和软件,交互的一种结构体,而且与UVM 中的 uvm_config_db 机制相结合,可以灵活运用在整个环境,我们可不可以自己DIY 一个inerface, 里面只含有我们自己关心的 信号。 答案,是肯定的。

下面我们一起通过一个例子来验证我们的构想。例子不需要多么复杂,说明问题即可。

`timescale 1ns/1ns 

你可能感兴趣的:(systemverilog,UVM)