modelsim debug

程式�绦�和；蚴桥艿街�帱c�r，要查看任一��或��档�抵担�方法有三�N

• ��wave window查看
• 游�酥傅�source or edit�窗�鹊脑���担�即���@示���诞��r的�抵�
• View Variables

     模�M�Y果如下

　 　

     如果想要看所有波形的���：View Zoom Zoom Full

     以滑鼠左�I在波形�@示�^域�c一下，就��出�F�S色的垂直座�司�(cursor, �㈤�step 5-4)。

直接在��波形上�p�簦����С�Dataflow window (step 5-3)；如果你是在�t色的(unknown)�上�p�簦��可以�M一步的在Dataflow window�冗x定�unknown signal 的wire，按滑鼠右�I�x�� TraceX �f助你debug

如果��不想以�A�O的二�M位表示，可以在wave window�冗x定���名�Q，按滑鼠右�I�x��Signal Properties...，然後�x�癖硎痉椒�(如十�M位表示Decimal)。

5. Dataflow window (for debugging and tracing)

"Dataflow window"可用��z�所�O�的�路，其��的���H�B接情�r(Drivers / Receivers)，也就是�@示��在�绦心�M的�^程中，��^哪些程序(process)，�_�⒌姆椒ㄓ���：

• 直接�p��wave window的��波形，��自�犹�出dataflow window，其中�@示���的�B接情�r；以�@�N方法�С�dataflow window��在下方同�r�@示wave viewer，不需要的�可以��ViewShow Wave取消。
• ��ModelSim主�窗中的ViewDataflow�_�⒁�窗，��signals window�⒁�看的��"拖曳"到Dataflow window

5-1 假�O我��要看的是orig_del_bit_s1��，此�rDataflow window�@示如下：

5-2 如果想�M一步察看此�� 的Receiver，�x定其�出�B�(red highlight)，按 (expand net to all readers, ie. dow-stream circuit) 就���@示如下�Y果： (直接以滑鼠左�I�p��red highlighted line也有同�有Ч�)

同理，可以使用 查看��的Drivers (ie. up-stream circuit)、使用 查看��的Drivers and Receivers。

(Erase All)： 清除dataflow window

5-3 ��dataflow�窗的ViewShow Wave，打�_embedded wave viewer
       �x定dataflow�窗�鹊脑�件#ASSIGN#104，此�r��看到wave�窗�攘谐鲈�元件的所有I/O：
       (此�r如果有打�_edit or source window，��自�语@示出元件#ASSIGN#104在原始�a的相�ξ恢�)

5-4 �绦心�M3500 ns，�Y果如下：可以看到此cell的�入�|�l�出的情�r

1. �x定想要用cursor�y量�|�l�r�g�c的��
2. 以滑鼠左�I在wave�@示�窗上�c一下，cursor(�S色垂直�含�r�g座��)��自�映霈F
3. 利用"Finder Previous Transition"、"Finder Next Transition"���icons，可以�cursor自�淤N到trigger edge，以便正�_的量�y�|�l�r�g�c。此功能非常便於�ふ矣��的�|�l/�D�B�c(active point)

如果想�� 某一��cursor 快速�@示在wave window��(���@示波形���移到��)：
     View Cursors �x�裣胩�至的cursor

5-5 如何step by step追�output被input�|�l的情�r呢?

1. �x定想要追�被�|�l情�r的��
2. 按 "Trace input net to event" icons
3. 自�赢a生另一��cursor指到前一���|�loutput的input�r�g�c，多按�状�"Trace input net to event"，��看到如下�D所示的情�r，���cursor之�g的�r�g�g距，�榘咨�文字所�@示的100 ns。

5. 如果只要���cCompile HDL file

File New Source VHDL or Verilog or Other

或是

File Add to Project New File (或是在Project�嘶`�龋�按滑鼠右�IAdd to Project New File)

6. �Υ�n案�K�P�]程式

File Save ...   

Simulate End Simulation...

File Close Project  (要先�P掉simulation，project才能�P掉)

File Quit  (直接Quit 最快，可以省下上面�P�]Simulation、Project的�幼�)  

6. 重新�_�� Project

File Open Project... (�x��.mpf�n)

1. �M一步�息，��⒖�
   Help SE PDF Documentation Tutorials �上使用手��
   一些值得�M一步�㈤�的功能：creating and viewing datasets、performance analyzer、code coverage ...
   • 如何用ModelSim�a生.vcd�n(Value Change Dump)

   在testbench�燃尤胍韵逻@段程式，然後�绦�ModelSim��compile -> Simulate -> Run -All， �P�]ModelSim後，就��在工作目�下看�"file_name.vcd"。

   

   • 如何用ModelSim�a生.fsdb�n

   在testbench�燃尤胍韵逻@段程式，然後�绦�ModelSim��compile -> Simulate -> Run -All， �P�]ModelSim後，就��在工作目�下看�"file_name.fsdb"。

   

   要用ModelSim�a生.fsdb的�l件是：跑ModelSim的�h境下必�有安�bDebussy，否�tModelSim���f它看不懂"fsdbDumpfile"�@��指令

   • 如何用ModelSim�a生.vec�n (vector file)

   在testbench�燃尤胍韵逻@段程式，然後�绦�ModelSim��compile -> Simulate -> Run -All， �P�]ModelSim後，就��在工作目�下看�"add4.vec"。

   

   您必�依自己的需要，在header information那�仔猩宰鲂薷模�改成你design的I/Os(此�所列是一��4-bit full-adder的vector�例)。�@是目前我所知道�a生vector file最快的方法，否�t你就必�先��testbench.v�D成file.vcd再�D成file.vec。(�㈤�NanoSim教�WStep 1 ~ 2)

   系�y任��(system task)命令$monitor, $fmonitor, $display, $fdisplay的用法，�自行�㈤�Verilog��籍[2]sec. 3-3, sec. 9-5