片上总线Wishbone 学习(六)总线周期之操作发起

片上总线Wishbone 学习(六)总线周期之操作发起

            一个总线周期由至少一次总线操作构成。操作总是由主设备发起,主设备发起的操作可以是单次读/写、块读/写或者RMW操作。当主设备将CYC_O置为高时,一个总线周期开始。总线周期开始后,当主设备将STB_O置为高时,一次总线操作开始。当主设备将CYC_O置为低时,主设备的所有其他信号没有意义。从设备只在CYC_I为高时才会对主设备发起的操作进行响应。 


        CYC_O和STB_O可以同时从无效变为有效表示操作开始,CYC_O持续有效直到操作结束,CYC_O和STB_O可以同时从无效变有效表示同时发起一次总线周期的同时,也发起总线操作,也可以同时从有效变为无效表示操作结束。因此,在只有一个主设备时,可以将CYC_O和STB_O合并为一个信号,比如在OpenRISC1200的源码中就广泛的使用了这种方式,信号的名字称作CYCSTB_O。 


         当存在多个主设备时,一个主设备完成操作后必须及时将CYC_O信号置为低,以让出总线给其他主设备。此时,CYC_O信号等价于为总线占用请求信号。


你可能感兴趣的:(片上总线Wishbone 学习(六)总线周期之操作发起)