CY7C68013A Slave FIFO 相关的寄存器

CY7C68013A Slave FIFO 相关的寄存器说明

Slave FIFO 固件需要设置的相关寄存器

IFCONFIG	EPxFIFOPFH/L
PINFLAGSAB	PORTACFG
PINFLAGSCD	INPKTEND
FIFORESET	FIFOPINPOLAR
EPxCFG	EPxFIFOBCH:L
EPxFIFOCFG	EPxAUTOINLENH:L
EPxBCH:L
REVCTL (bits 0 and 1 must be initialized to 1 for operation as described in this chapter)

一. CPUCS（E600）CPU控制和状态寄存器

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	0	0	PORTCSTB	CLKSPD1	CLKSPD0	CLKINV	CLKOE	8051RES
r/w	r	r	rw	rw	rw	rw	rw	r
default	0	0	0	0	0	0	1	0

PORTCSTB：128脚或100脚的RD，WR输出使能；

CLKSPD[1:0]：8051CPU频率选择，

CLKSPD[1:0]	00	01	10	11
CPU频率	12MHz	24MHz	48MHz	Reserved

CLKINV：CLKOUT反相；

CLKOE： CLKOUT输出使能；

8051RES: 位为1来复位EZ-USB的8051 CPU。

二. REVCTL(E60B) 芯片修订版本控制

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	0	0	0	0	0	0	DYN_OUT	ENH_PKT
r/w	r	r	r	r	r	r	rw	rw
default	0	0	0	0	0	0	0	0

Cypress推荐设置DYN_OUT=1和ENH_PKT=1，

DYN_OUT=1和ENH_PKT=1时，the FIFO cannot accept the OUT data；

DYN_OUT=0和ENH_PKT=0时，the FIFO cannot be reset well sometimes。

1. DYN_OUT：Disable Auto-Arming EPx at the 0-1 transition of AUTOOUT

DYN_OUT=0，the core automatically arms the endpoints when AUTOOUT is switched from 0 to 1

DYN_OUT=1，the core disables auto-arming of the endpoints when AUTOOUT transitions from 0 to 1. This feature allows CPU intervention when switching between AUTO and Manual mode without having to reset the endpoint.

2. ENH_PKT: CPU处理数据包的能力

ENH_PKT=0时，CPU可对OUT数据包和IN数据包的操作

ENH_PKT=0	Skip	Commit	Edit/Source
Out packets	1	1	0
In packets	0	1	1

ENH_PKT=1时，CPU可对OUT数据包和IN数据包的操作

ENH_PKT=1	Skip	Commit	Edit/Source
Out packets	1	1	1
In packets	1	1	1

ENH_PKT=1时, EPxBCH和 EPxBCL=0x80不能用于清空OUT端点缓冲区，只能用OUTPKTEND寄存器清空 OUT端点缓冲区。

三. IFCONFIG（E601）：接口配置寄存器

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	IFCLKSCR	30/40MHz	IFCLKOE	IFCLKPOL	ASYNC	GSTATE	IFCFG1	IFCFG0
r/w	rw	rw	rw	rw	rw	rw	rw	rw
default	1	1	0	0	0	0	0	0

IFCLKSRC：FIFO时钟内部/外部时钟源选择，0--外部时钟源，1--内部时钟源。

30/48MHZ：当IFCLKSRC=1时，选择30MHz/48MHz内部时钟频率，0--IFCLK 30MHz，1--IFCLK 48MHz。

IFCLKOE：当IFCLKSRC=1时，IFCLK时钟输出使能，0--关闭，1--打开。

IFCLKPOL：IFCLK输出反转使能，0--正常，1--反转。

ASYNC：Slave FIFO同步/异步工作方式选择，0同步，1异步。

GSTATE：选择是否将GSTATE[2:0]在PORTE[2:0]输出，0关闭，1使能。

IFCFG1:0：FX2 I/O端口模式选择，也既是上面所说的FX2与外部逻辑传输方式的选择。

IFCFG1	IFCFG0	Configuration
0	0	I/O Port
0	1	Reserved
1	0	GPIF
1	1	Slave FIFO

四. EPxCFG（E612：E615）：端点EP2，EP4，EP6，EP8配置

1.EP2CFG(E612),端点EP2配置

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	VALID	DIR	TYPE1	TYPE0	SIZE	0	BUF1	BUF0
r/w	rw	rw	rw	rw	rw	r	rw	rw
default	1	0	1	0	0	0	1	0

2.EP4CFG(E613),端点EP4配置

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	VALID	DIR	TYPE1	TYPE0	0	0	0	0
r/w	rw	rw	rw	rw	r	r	r	r
default	1	0	1	0	0	0	0	0

3.EP6CFG(E614),端点EP6配置

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	VALID	DIR	TYPE1	TYPE0	SIZE	0	BUF1	BUF0
r/w	rw	rw	rw	rw	rw	r	rw	rw
default	1	1	1	0	0	0	1	0

4.EP8CFG(E615),端点EP8配置

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	VALID	DIR	TYPE1	TYPE0	0	0	0	0
r/w	rw	rw	rw	rw	r	r	r	r
default	1	1	1	0	0	0	0	0

VALID：0端点无效，1端点有效;

DIR：端点方向，０=OUT方向，1=IN方向，默认端点2，4为IN，端点6,8为OUT

TYPE1，TYPE0：端点类型

TYPE1	TYPE0	Endpoint type
0	0	Invalid
0	1	ISOCHRONOUS
1	0	BULK(default)
1	1	INTERRUPT

SIZE：缓冲区大小（仅端点２和端点），０=512字节，１=1024字节

BUF1，BUF0：端点缓冲区个数（仅端点２和端点6）

BUF1	BUF0	Buffering
0	0	Quad
0	1	Invalid
1	0	Double
1	1	Triple

五.OUTPKTEND(E649):强制OUT数据包结束(当ENH_PKT(REVCTL.0)=1时该寄存器有效)

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	skip	0	0	0	EP3	EP2	EP1	EP0
r/w	w	w	w	w	w	w	w	w
default	x	x	x	x	x	x	x	x

skip: skip=1表示将跳过一个OUT数据包(当ENH_PKT(REVCTL.0)=1时)；

skip=0 automatically ‘dispatches’ an OUT buffer。

EP[3:0]表示端点序号，EP[3:0]=8、6、4、2对应端点EP8,EP6,EP4,EP2。

取代EPxBCL.7(skip)=1(PKTEND)引脚功能，软件强行结束OUT端点(EP8,EP6,EP4,EP2)数据传输，。

六. INPKTEND（E648）:强制IN数据包结束,然后 “arming” the IN transfer。

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	skip	0	0	0	EP3	EP2	EP1	EP0
r/w	w	w	w	w	w	w	w	w
default	x	x	x	x	x	x	x	x

skip: skip=1 表示将跳过一个IN数据包(当ENH_PKT(REVCTL.0)=1时)；

skip=0 automatically ‘dispatches’ an IN buffer。

替代EPxBCL.7=1(PKTEND)引脚功能(当ENH_PKT(REVCTL.0)=1时,EPxBCL寄存器无效)，软件强行结束IN端点(EP8,EP6,EP4,EP2)数据传输，

EP[3:0]表示端点序号，EP[3:0]=8、6、4、2对应端点EP8,EP6,EP4,EP2。

By writing the desired endpoint number (2, 4, 6 or 8), FX2 logic automatically ‘dispatches’ an

IN buffer, for example, it commits the packet to the USB logic, and writes the accumulated

byte count to the endpoint’s byte count register, thus “arming” the IN transfer

七. EPxFIFOCFG（E618：E61B）:端点FIFO配置寄存器

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	0	INFM1	OEP1	AUTOOUT	AUTOIN	ZEROLENIN	0	WORDWIDE
r/w	r	rw	rw	rw	rw	rw	r	rw
default	0	0	0	0	0	1	0	1

INFM1：FIFO状态标志是否提前一个字节有效选择，IN端点缓冲区满-１，１使能，０非使能。

OEP1：FIFO状态标志是否提前一个字节有效选择，OUT端点缓冲区空+1，１使能，０非使能。

AUTOOUT： Slave FIFO方式下的数据传输过程， FX2固件的一般不参与，也可以参与。

AUTOOUT=1， FX2固件只需要完成初始化工作，真正的数据传输是不需要FX2固件的参与，具体的说，当FX2从主机收到一包数据时，外部逻辑即可看到FIFO端点缓冲区状态的改变，然后从中取数；

AUTOOUT=0，则数据传输过程就需要FX2参与了，此时当FX2从主机收到一包数据时，FIFO端点缓冲区状态的改变并不会立刻在端口显现，而是固件先看到FIFO端点状态的改变，此时，FX2固件可以传输、丢弃或修改包数据。

a．向OUTPKTEND中的SKIP位写0，使FIFO端点状态的改变在端口显现，从而使外部逻辑可以从FIFO端点中读取数据；

b．向OUTPKTEND中的SKIP位写1，丢掉这包数据，这样就相当于主机从来就没有发送这一包数据，外部逻辑当然也不能从FIFO端点中读到这一包数据了；

c．从新编辑这一包数据，设置完全重写整个包的数据，再写EPxBC寄存器的SKIP=0，把数据传给外部逻辑。

在FX2复位之后，如果其OUT端点缓冲区内有一包数据未处理，这包数据并不会自动传给外部逻辑。所以，为保证OUT端点缓冲区内没有未处理数据，在reset FX2后，要清空一下OUT端点缓冲区,具体做法就是向SKIP位写1（OUT端点缓冲区有几个缓冲区就写几次）。

AUTOIN：AUTO IN和AUTOOUT有一点不同，在AUTOOUT里，包的大小只能是512或1024，而在Auto IN里，包的大小可以任意设定，甚至可以是0字节，这可以通过EPxAUTOINLENTH/L设置。

类似于AUTOOUT，当设置AUTOIN＝ 0时，FX2固件可以传输、丢弃或修改外部逻辑传过来的数据，这通过向INPTKEND寄存器的SKIP写不同的值实现。

ZEROLENIN：是否允许传输0字节,1使能，０非使能。

WORDWIDE：8位、16位数据传输。WORDWIDE=0--8位数据传输，Port B将是FD[7：0]；WORDWIDE=1--16位数据传输，Port B将是FD[7：0]，Port D将是FD[15：8]。

八. FIFOPINPOLAR（E609）：控制引脚极性设置寄存器

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	0	0	PTKEND	SLOE	SLRD	SLWR	EF	FF
r/w	r	r	rw	rw	rw	rw	rw	rw
default	0	0	0	0	0	0	0	0

Slave FIFO引脚极性设置:0低有效，1高有效。

提示：PF极性没有提供寄存器设置，为高有效。

九. FIFORESET（E604）: 端点复位寄存器（复位后要re-arming OUT EP、IN EP）

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	NAKALL	0	0	0	EP3	EP2	EP1	EP0
r/w	w	w	w	w	w	w	w	w
default	x	x	x	x	x	x	x	x

将FIFO复位到默认状态(即FIFO flags、byte counts)。具体过程是，写0x80到此寄存器，NAK所有主机请求；写0x02，0x04，0x06，0x08分别复位各个端点；写0x00，结束复位过程。

一般，在每一次开始进行slave FIFO或GPIF传输之前，先复位端点，再清空端点，然后即可进行数据传输。。

NAKALL－０关闭NAK功能，１用NAK响应主控器请求，例如在复位端点FIFO时，为了保证复位正常，防止主控器请求的干扰，先写入0x80，然后复位端点，最后写入0x00，使能请求响应。

EP[3:0]表示端点序号，EP[3:0]=8、6、4、2对应端点EP8,EP6,EP4,EP2。

You also need to ensure after performing a FIFORESET that you are re-arming the OUT endpoints. For OUT endpoints, you need to arm the buffers to let the SIE take control of them, and accept data from the host.

十. PINFLAGSAB/CD（E602：E603）：FLAGx(FLAGA、FLAGB、FLAGC、FLAGD)引脚配置寄存器

PINFLAGSAB寄存器,Slave FIFO FLAGA和FLAGB引脚配置

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	FLAGB3	FLAGB2	FLAGB1	FLAGB0	FLAGA3	FLAGA2	FLAGA1	FLAGA0
r/w	rw	rw	rw	rw	rw	rw	rw	rw
default	0	0	0	0	0	0	0	0

PINFLAGSCD寄存器,Slave FIFO FLAGC和FLAGD引脚配置

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	FLAGD3	FLAGD2	FLAGD1	FLAGD0	FLAGC3	FLAGC2	FLAGC1	FLAGC0
r/w	rw	rw	rw	rw	rw	rw	rw	rw
default	0	1	0	0	0	0	0	0

FLAGA，FLAGB，FLAGC，FLAGD反映FIFO状态选择。每个脚有索引/固定两种模式：如设为编址模式，则它们都反映FIFOADR[1:0]脚当前所指端点的状态，其中，FLAGA反映“可编程极限”，FLAGB反映“满”标志，FLAGC反映“空”标志，FLAGD不存在；如设为固定模式，它们均可任意设置成反映任意端点的任意标志，而不受限于FIFOADR[1:0]脚当前所指端点的状态。

Slave fifo模式中，用引脚FLAGA~FLAGD来定义用端点FIFO的状态，并可灵活编程来实现FLAGx设置。

FLAGx3	FLAGx2	FLAGx1	FLAGx0	Pin Function
0	0	0	0	FLAGA=PF, FLAGB=FF, FLAGC=EF, FLAGD=EP2PF (Actual FIFO is selected by FIFOADR[1：0] pins)
0	0	0	1	Reserved
0	0	1	0
0	0	1	1
0	1	0	0	EP2 PF
0	1	0	1	EP4 PF
0	1	1	0	EP6 PF
0	1	1	1	EP8 PF
1	0	0	0	EP2 EF
1	0	0	1	EP4 EF
1	0	1	0	EP6 EF
1	0	1	1	EP8 EF
1	1	0	0	EP2 FF
1	1	0	1	EP4 FF
1	1	1	0	EP6 FF
1	1	1	1	EP8 FF

说明：

1．PF表示FIFO编程状态，EF表示FIFO已空，FF表示FIFO已满；
2．0000为索引模式，其它为固定模式。

十一. PORTACFG：端口A引脚功能配置

端口A引脚功能由3个寄存器决定:PORTACFG、IFCONFIG和WAKEUPCS

	b7	b6	b5	b4	b3	b2	b1	b0
PORTACFG	FLAGD	SLCS	0	0	0	0	INT1	INT0
IFCONFIG	IFCLKSRC	3048MHZ	IFCLKOE	IFCLKPOL	ASYNC	GSTATE	IFCFG1	IFCFG0
WAKEUPCS	WU2	WU	WU2POL	WUPOL	0	DPEN	WU2EN	WUEN

Port A Pin	备用功能	条件
PA.0	INT0	PORTACFG.0=1
PA.1	INT1	PORTACFG.1=1
PA.2	SLOE	IFCFG1:0=11
PA.3	WU2	WU2EN=1
PA.4	FIFOADR0	IFCFG1:0=11
PA.5	FIFOADR1	IFCFG1:0=11
PA.6	PKTEND	IFCFG1:0=11
PA.7	FLAGD	PORTACFG.7 = 1
PA.7	SLCS	PORTACFG.6 = 1 and IFCFG1:0 = 11

Note 1: When PA.3 is configured for alternate function WU2, it continues to function as a general-purpose input pin

as well. See Section 6.4.1, "WU2 Pin" for more information.

Note 2: Although PA.7’s alternate function FLAGD is selected via the PORTACFG register, the state of the FLAGD

output is undefined unless IFCFG1:0 = 11.

Note 3: FLAGD takes priority over SLCS if PORTACFG.6 and PORTACFG.7 are both set to 1.

十二.EPxAUTOINLENH/L（E620：E627）：EP2,EP4,EP6,EP8 AUTOIN长度设置（仅IN端点有效）

设置AUTOIN时自动传输的包大小（注意，不能大于IN端点的缓冲区的大小）。

EPxAUTOINLENH包长度高字节

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	0	0	0	0	0	PL10	PL9	PL8
r/w	r	r	r	r	r	rw	rw	rw
default	0	1	0	0	0	0	1	0

EPxAUTOINLENL包长度低字节

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	PL7	PL6	PL5	PL4	PL3	PL2	PL1	PL0
r/w	rw	rw	rw	rw	rw	rw	rw	rw
default	0	1	0	0	0	0	1	0

说明：PL10仅EP2和EP６有效

十三.EPxFIFOPFH/L（E630：E637）：EPx Slave FIFO可编程标志H/L

13.1.1 EP2FIFOPFH [HIGH SPEED (480 Mbit/Sec) Mode and FULL-SPEED (12 Mbit/Sec) Iso Mode]

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	DECIS	PKTSTAT	IN: PKTS[2] OUT:PFC12	IN: PKTS[1] OUT:PFC11	IN: PKTS[0] OUT:PFC10	0	PFC9	PFC8
r/w	rw	rw	rw	rw	rw	r	rw	rw
default	1	0	0	0	1	0	0	0

13.1.2 EP2FIFOPFH [FULL SPEED (12 Mbit/Sec) Non-Iso Mode]

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	DECIS	PKTSTAT	OUT:PFC12	OUT:PFC11	OUT:PFC10	0	PFC9	IN:PKTS[2]] OUT:PFC8
r/w	rw	rw	rw	rw	rw	r	rw	rw
default	1	0	0	0	1	0	0	0

13.2.1 EP4FIFOPFH [HIGH SPEED (480 Mbit/Sec) Mode and FULL-SPEED (12 Mbit/Sec) Iso Mode]

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	DECIS	PKTSTAT	0	IN: PKTS[1] OUT:PFC10	IN: PKTS[0] OUT:PFC9	0	0	PFC8
r/w	rw	rw	r	rw	rw	r	r	rw
default	1	0	0	0	1	0	0	0

13.2.2 EP4FIFOPFH [FULL SPEED (12 Mbit/Sec) Non-Iso Mode]

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	DECIS	PKTSTAT	0	OUT:PFC10	OUT:PFC9	0	0	PFC8
r/w	rw	rw	r	rw	rw	r	r	rw
default	1	0	0	0	1	0	0	0

13.3.1 EP6FIFOPFH [HIGH SPEED (480 Mbit/Sec) Mode and FULL-SPEED (12 Mbit/Sec) Iso Mode]

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	DECIS	PKTSTAT	IN:PKTS[2] OUT:PFC12	IN: PKTS[1] OUT:PFC11	IN: PKTS[0] OUT:PFC10	0	PFC9	PFC8
r/w	rw	rw	rw	rw	rw	rw	rw	rw
default	0	0	0	0	1	0	0	0

13.3.2 EP6FIFOPFH [FULL SPEED (12 Mbit/Sec) Non-Iso Mode]

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	DECIS	PKTSTAT	OUT:PFC12	OUT:PFC11	OUT:PFC10	0	PFC9	IN:PKTS[2] OUT:PFC8
r/w	rw	rw	rw	rw	rw	r	rw	rw
default	0	0	0	0	1	0	0	0

13.4.1 EP8FIFOPFH [HIGH SPEED (480 Mbit/Sec) Mode and FULL-SPEED (12 Mbit/Sec) Iso Mode]

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	DECIS	PKTSTAT	0	IN: PKTS[1] OUT:PFC10	IN: PKTS[0] OUT:PFC9	0	0	PFC8
r/w	rw	rw	r	rw	rw	r	r	rw
default	0	0	0	0	1	0	0	0

13.4.2 EP8FIFOPFH [FULL SPEED (12 Mbit/Sec) Non-Iso Mode]

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	DECIS	PKTSTAT	0	OUT:PFC10	OUT:PFC9	0	0	PFC8
r/w	rw	rw	r	rw	rw	r	r	rw
default	0	0	0	0	1	0	0	0

13.5 EPxFIFOPFL [HIGH SPEED (480 Mbit/Sec) Mode and FULL-SPEED (12 Mbit/Sec) Iso Mode]

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	PFC7	PFC6	PFC5	PFC4	PFC3	PFC2	PFC1	PFC0
r/w	rw	rw	rw	rw	rw	rw	rw	rw
default	0	0	0	0	0	0	0	0

13.6 EPxFIFOPFL [FULL SPEED (12 Mbit/Sec) Non-Iso Mode]

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	IN:PKTS[1] OUT:PFC7	IN:PKTS[0] OUT:PFC6	PFC5	PFC4	PFC3	PFC2	PFC1	PFC0
r/w	rw	rw	rw	rw	rw	rw	rw	rw
default	0	0	0	0	0	0	0	0

DECIS－0小于等于门限值PF有效，１大于等于门限值PF有效

PKSTAT－

1.OUT端点FIFO：门限值为PFC12:0设置，当FIFO长度小于等于门限值(DECIS=0),或者FIFO长度大于等于门限值(DECIS=1),则PF有效。
2.IN端点FIFO，且PKTSTAT=1:门限值为PFC9:0
3.IN端点FIFO，且PKTSTAT=0:门限值由两部分组成：PKTS2:0(数据包)再加上PFC9:0（当前数据长度）。

对于OUT包，极限存储在PFC[12:0]中，在整个FIFO缓冲区中的数据数目少于等于（DECIS＝0）或大于等于（DECIS＝1）这个极限时，PF将有效。

对于IN包，当PKTSTAT＝1时，极限存储在两部分：PKTS[2：0]存储极限包数（已经交给SIE但未传给主机的包数），PFC[9：0]存储极限字节数（正在编辑的包里的字节数）。在整个FIFO缓冲区中的数据数目少于等于（DECIS＝0）或大于等于（DECIS＝1）这个极限时，PF将有效。

十四. EPxBCL Low byte count for Endpoints 2、4、6、8

EP2BCL,EP4BCL,EP6BCL,EP8BCL

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	BC7/SKIP	BC6	BC5	BC4	BC3	BC2	BC1	BC0
r/w	rw	rw	rw	rw	rw	rw	rw	rw
default	x	x	x	x	x	x	x	x

当REVCTL.0(ENH_PKT)=0时，EPxBCL.7复用为SKIP。

十五. EPxBCH High byte count for Endpoints 2、4、6、8

15.1 EP2BCH,EP6BCH

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	0	0	0	0	0	BC10	BC9	BC8
r/w	rw	rw	rw	rw	rw	rw	rw	rw
default	0	0	0	0	0	x	x	x

15.2 EP4BCH,EP8BCH

bit	b7	b6	b5	b4	b3	b2	b1	b0
name	0	0	0	0	0	0	BC9	BC8
r/w	rw	rw	rw	rw	rw	rw	rw	rw
default	0	0	0	0	0	0	x	x

十六. FIFO 相关的引脚

16.1 控制引脚(SLOE、 SLRD、 SLWR、PKTEND、FIFOADR[1:0])

SLOE：FIFO输出使能，外部逻辑控制，当SLOE无效时，数据线不输出有效数据；

SLRD：FIFO读信号，外部逻辑控制，同步读时，FIFO指针在SLRD有效时的每个IFCLK的上升沿递增，异步读时，FIFO读指针在SLRD的每个有效—无效的跳变沿时递增；

SLWR：FIFO写信号，外部逻辑控制，同步写时，在SLWR有效时的每个IFCLK的上升沿时数据被写入，FIFO指针递增，异步写时，在SLWR的每个有效—无效的跳变沿时数据被写入，FIFO写指针递增；

PKTEND：包结束信号，外部逻辑控制，在正常情况下，外部逻辑向FX2的FIFO中写数，当写入FIFO端点的字节数等于FX2固件设定的包大小时，数据将自动被打成一包进行传输，但有时外部逻辑可能需要传输一个字节数小于FX2固件设定的包大小的包，这时，它只需在写入一定数目的字节后，声明此信号，此时FX2硬件不管外部逻辑写入了多少字节，都自动将之打成一包进行传输；

FIFOADR[1:0]：选择四个FIFO端点的地址线，外部逻辑控制。

FIFOADR1 pin	FIFOADR0 pin	Selected FIFO
0	0	EP2
0	1	EP4
1	0	EP6
1	1	EP8

16.2 Slave FIFO 片选引脚 (SLCS)

SLCS：Slave FIFO的片选功能，为PA7的复用功能引脚，

可以通过设置PORTACFG.6 = 1 and IFCFG1:0 = 11来实现PA7引脚的SLCS功能。

当SLCS被外部拉高时，对Slave FIFO读写无效。

你可能感兴趣的:(CY7C68013A,EZ-USB)

基于CY7C68013A芯片的USB2.0设计朽月 FPGA 芯片 fpga
基于FPGA的USB2.0读写控制项目简介CY7C68013A芯片介绍CY7C68013A芯片读写时序控制CY7C68013A芯片读写代码USB2.0的测试结果结束语项目简介我们前面已经写过了USB3.0的FPGA实现，所用到的芯片是FX600Q芯片，这次我们讲解USB2.0的FPGA代码的编写。我们用到的芯片是Cypress厂家的Cy7C68013A，该款芯片在市场上的应用率极广，我们这里不涉及
Cypress固件架构彻底解析及USB枚举 xiaohe511 USB usb cypress
转自http://www.eefocus.com/sbogwxf230/blog/12-01/237595_b89c6.htmldscr51里放的是USB描述符表，EZ-USB在重枚举阶段会读取或设置相应的描述符：dbDSCR_DEVICE_LEN;;DescriptorlengthdbDSCR_DEVICE;;Decriptortypedw0002H;;SpecificationVersion(
FPGA USB FX2 图片发送试验驱动CY7C68013A实现提供2套工程源码和技术支持 9527华安菜鸟FPGA图像处理专题 fpga开发 USB FX2 CY7C68013A
目录1、前言2、我这儿已有的FPGAUSB通信方案3、CY7C68013A芯片解读和硬件设计FX2简介SlaveFIFO模式及其配置4、工程详细设计方案输入测试图片的处理PC上位机发送测试图片图像接收与缓存图像输出显示5、vivado工程1--LCD输出显示6、vivado工程1--LCD输出显示7、上板调试验证8、福利：工程代码的获取1、前言目前USB2.0的实现方案很多，但就简单好用的角度而言
USB通讯基FPGA的CY7C68013A实现（2）皮史迪仔 68013A USB fpga fpga开发单片机嵌入式硬件
写这篇博客的初衷虽然很多人都会被68013的寄存器配置困扰，但是对于我们的使用来讲，官方和很多厂商会提供固件库，他们都会把常用功能都已经配置好，对于我们直接使用他们的固件就够了，对于我们开发而言可能更重要的是固件库如何使用，而不是修改，后面我打算单独写一写我漫长的探索固件库安装下载之路，在此之前，对于本次的博客，我想谈一下自己对CYP68013A的引脚的理解，理解一颗芯片的功能首先还是要知道他都有
USB通讯基于FPGA的CY7C68013A实现（1）皮史迪仔 USB 68013A fpga开发嵌入式硬件
最近要写一个USB的通讯协议，实现USB的数据收发，以前做过一些UART、IIC、SPI的通讯，一开始还以为USB也是这样，本来还以为很简单，结果越做越复杂，经过两三周的时间，终于实现了整个USB通讯，包括数据的上传、下传、数据的解析等，回想自己在网上找资料的时候，零零散散的查找还挺费劲，就打算自己把学习过程记录下来，虽说功能已经实现，很多东西还都是自己的理解，不一定对，希望能对其他人有点用用处。
Window XP驱动开发(十三) 芯片功能驱动端 (代码实现，针对USB2.0 芯片CY7C68013A) Jackchenyj window xp xp c descriptor object extension buffer
转载请标明是引用于http://blog.csdn.net/chenyujing1234欢迎大家提出意见,一起讨论!需要源码的可以与我联系.针对USB2.0芯片CY7C68013A+FPGA实现的高速传输应用来写XP下的USB驱动程序。说明：1、供应商驱动其实在此芯片供应商CYPRESS的网站上已经可以获得针对它的XP下功能驱动的.sys.inf文件，（可以到这里下载http://www.cypr
CY7C68013A芯片与FPGA rainbow_lucky0106 fpga开发
环境软件环境Vivado或quartus：FPGA（可编程门阵列）和SoC（系统片上集成电路）开发。KEIL：嵌入式软件的开发。其它工具CyConsoleSignaltap：抓取数据验证FPGA接受到数据的正确性。USB设备模型主机（host）控制端作为主机端，驱动的设备是USBHostController外设端被称为设备端，驱动的设备是USBDeviceControllerUSB设备驱动应该分为
用Zybo调试CY7C68013A核心板的Slave FIFO模式 iqiaoqiao EZ-USB Zynq 单片机 stm32 嵌入式硬件
用Zybo调试CY7C68013A核心板简介CY7C68013A核心板CY7C68013程序设计硬件连接主要代码Zybo程序设计心得简介最近在调试CY7C68013A核心板的SlaveFIFO模式时，因为电路板的丝印bug，绕了一大圈。最终不但调试成功，也发现了用Zybo调试其它电路板的便利之处。在这里分享下调试过程和心得。CY7C68013A核心板淘宝购买的最便宜的核心板，有两个用户LED，硬件
DIY CY7C68013A模块为逻辑分析仪 iqiaoqiao EZ-USB 单片机
DIYCY7C68013A模块为逻辑分析仪摘要工具软件步骤参考资料：摘要将淘宝购买的CY7C68013A模块修改为8通道逻辑分析仪。购买的CY7C68013A模块如下：工具软件Zadig：用于安装逻辑分析仪驱动。PulseView：Sigrok逻辑分析仪应用软件。FileViewPro：用于查看和编辑.iic文件。CyConsole：用于烧写EEPROM，安装CySuiteUSB_3_4_7_B2
FX3开发入门系列EZ-USB FX3 Software Development Kit 毒蛇1983 EZ-USB FX3 Software Development Kit
fx3是usb3.0芯片里边有一个arm核，官方资料urlhttps://www.cypress.com/documentation/software-and-drivers/ez-usb-fx3-software-development-kit文档和示例代码本文用的windows下面开发用的是FX3_SDK_Windows_v1.3.3.exe这个软件是集成很多软件，有ide和gpifii等软件
USB通信CY7C68013A的Linux驱动试验 qq_27158179 linux 嵌入式硬件
0.环境EZ-USBFX2LPCY7C68013AUSB核心板ubuntu161.下载FX3_SDK_1.3.4_linuxEZ-USB™FX3SoftwareDevelopmentKithttps://www.infineon.com/cms/en/design-support/tools/sdk/usb-controllers-sdk/ez-usb-fx3-software-developme
USB - CY7C68013A 芯片 Arist9612 总线与通信接口
文章目录1.CY7C68013A概述2.内部结构框图3.封装和管脚4.原理图5.SlaveFIFO模式的工作原理与通信时序5.1工作原理5.2SlaveFIFO的通信时序1.CY7C68013A概述USB外设的主芯片CY7C68013A，CY7C68013A是赛普拉斯（Cypress）公司推出的带智能USB接口的EZ-USBFX2USB2.0控制芯片，它包含了智能串口接口引擎，能完成所有基本的US
EZ-USB CY7C68013A固件Slave FIFO初始化 nokiaxjw EZ-USB CY7C68013A EZ-USB CY7C68013A
EZ-USBCY7C68013A固件SlaveFIFO初始化//EP2AutoOUT2*1024bytesbulk//EP6AutoIN2*1024bytesbulk,voidTD_Init(void)//Calledonceatstartup{CPUCS=0x10;//48MHzoperationREVCTL=0x03;//Cypress推荐设置dyn_out=1,enh_pkt=1SYNCDE
CY7C68013A EEPROM烧写 nokiaxjw EZ-USB CY7C68013A CY7C68013A EZ-USB
转自http://www.eefocus.com/sbogwxf230/blog/11-02/204355_fe37a.html固件调试完毕后，可以将其转化为IIC文件烧写到EEPROM中，采用C2方式启动，这样68013就会从EEPROM中获取程序和VID、PID，不需要每次上电都下载固件了。首先需要将KEIL编译好的hex文件转化为iic文件，可以使用cypress提供的hex2bix，格式如
[转帖]SD卡&FLASH&USB weixin_30456039
来源：http://www.cypress.comCypress官网，了解任何芯片都应该从它的官网入手，资料一定是最多最原始的，像Ronnie学习。Cypress’sEZ-USB®FX2LP™(CY7C68013A/14/15/16A)isalowpower,highlyintegratedUSB2.0microcontroller.http://www.cypress.com/documenta
STM32单片机实现连接USB摄像头永远不败物联网
STM32单片机实现连接USB摄像头如题，本人已经实现STM32连接基于CypressCY7C68013A的摄像头电路板的方案，具体实现原理如下：摄像头侧CY7C68013A硬件电路板连接被测试应用的摄像头sensor模块，电路板为摄像头提供3.3v的电源，通过IIC总线为sensor配置初始化参数，通过USB2.0高速接口将图像数据传输给STM32单片机，迚行显示。USB摄像头支持多种图像数据流
25.usb固件深入 weixin_30457465
dscr51里放的是USB描述符表，EZ-USB在重枚举阶段会读取或设置相应的描述符：dbDSCR_DEVICE_LEN;;DescriptorlengthdbDSCR_DEVICE;;Decriptortypedw0002H;;SpecificationVersion(BCD)db00H;;Deviceclassdb00H;;Devicesub-classdb00H;;Devicesub-sub
USB设备开发---- USB固件开发 saloon_yuan USB设备
上篇介绍了基于libusb的无驱动设计，上位机没问题了，现在还留下个下位机的问题，该项目中USB下位机采用的Cypress的CY7C68013A控制芯片，下面来仔细看如何编写下位机的固件程序（firmware)。先看看工程的结构，如下图所示（开发工具为KeiluVision3）：其中：（1）:fw.c：这个文件是整个USB的固件的根本，USB协议方面的通信都是在这里完成的，包括上电枚举，重枚举，唤
EZ-USB开发笔记（零）——背景介绍 feifei_14119 EZ-USB
一、USB传输速率·USB1.0：1.5Mbps(192KB/s)低速(Low-Speed)。·USB1.1：12Mbps(1.5MB/s)全速(Full-Speed)。·USB2.0：480Mbps(60MB/s)高速(High-Speed)。·USB3.0：5Gbps(640MB/s)超速(Super-Speed)。二、Cypress公司芯片介绍Cypress公司有多种USB芯片，其中作为US
7天内完成基础USB开发(1)——免固件USB开发介绍 PIONWAY-TT USB免固件开发数据采集 USB3.0 usb fpga
USB接口广泛应用于各种外设与PC或嵌入式系统的通信，在各行各业发挥着巨大的作用。如今已经成为最常见的数字接口，全球总设备量超过150亿，并以每年20亿的数量递增(byCNN)。然而USB的设备的开发却有着不小的难度。USB功能主要由USB接口芯片来实现，主流的方案有Cypress、FTDI。其中Cypress的FX2(CY7C68013A)/FX3(CYUSB3014)系列由于技术领先，最受市场
EZ-USB 68013在WIN7 64位下驱动识别方法七水_SevenFormer USB/以太网/通信接口
WIN732位的没调过，应该不难。之前用的实验室的电脑，是XP的，都没问题，顺利识别安装了。现在用自己的WIN764位电脑却不行了。其实cypress的安装包里有个说明文件。按照上面说的做就可以。具体步骤如下:1、重启你的电脑。然后开机的时候一直按F8，进入一个界面，我也不知道是什么界面，里面有一项”禁止强制驱动认证“大体是这几个字，大约在倒数某一项。大家自己找。2、然后开机了，把C:\Cypre
EZ-USB开发笔记（九）——USB传输 feifei_14119 EZ-USB
本文简单介绍USB2.0传输的一些概念，为方便了解EZ-USB的USB中断和端点。由于EZ-USB的串行引擎隐藏了USB收发的诸多细节，因此本文只是对USB的传输的关键概念做介绍，具体的细节需要参见USB2.0协议。一、USB拓扑结构USB是一种主从拓扑结构，主机叫Host，从机（设备）叫Device。一个主机连接一个根集线器（roothub），根集线器可以再扩展出其他的集线器（hub）和主控制器
intel hex文件格式浅析 yam_killer EZ-USB FX2LP CY7C68013A 开发
intelhex文件格式浅析最近学习EZ-USBFX2LPCY7C68013A固件和上位机程序的开发，通过KeiluVision2开发的固件烧写程序有两种，一种为hex文件格式，可以烧写到USB芯片内部RAM中；另一种为iic文件，可以烧写到CY7C68013A(128脚)外配的eeprom中。这两种固件文件可以通过cypress公司提供的专业下载工具下载到usb芯片或eeprom中。为了调试方便
解决win10无法安装EZ-USB FX2 CY7C68013A驱动程序的方法 TerayTech FPGA
首先，让Win10禁用驱动强制签名。详细步骤请自行百度（如果不会的话）。因为篇幅原因，在此不过多赘述。找到你下载好的驱动文件，因为我们的目标操作系统是64位，因此打开64bit驱动的文件夹，找到这个cyusb3.inf。接下来使用vscode或者是你可以找到的文本编辑器打开。打开你的设备管理器找到未安装驱动的EZ-USBFX2设备，右键属性查看事件，找到它的VID和PID，复制下来。接下来在刚才打
基于EZ-USB FX2 CY7C68013A模块的应用（一）——FX2 芯片片上回环测试 TerayTech FPGA
在CypressSuiteUSB3.4.7\Firmware目录下，提供了一个基于FX2芯片的片上回环固件，名为Bulkloop。官方说明中写道：thisbulkloopbackfirmwarebasedonthefirmwareframeworks.LoopsbackEP2OUTtoEP6INandEP4OUTtoEP8IN.Buildingthisexamplerequiresthefullv
EZ-USB 68013A开发指南 airhand Free wind
EZ-USB68013A开发指南Airhand2006-4-51.元器件CYPRESS68013A：支持USB2.0协议，带增强型8051单片机，时钟频率48Mhz。支持串口通讯。2.文档cy7c68013.pdf68013外设手册cy7c68013_5.pdf68013外设手册CY3684_A_SCH.PDF68013A外围电路图FX2TechRefManual.pdfEZUSB-FX2技术手册
CYPRESS USB芯片win10驱动 NemoYxc 工具
CYPRESSUSB芯片win10驱动TheZIPfileattachedwiththisknowledgebasearticlecontainstheCyUSB3.infandCyUSB3.sysfilesforFX3,FX2LP(CY7C68013A/CY7C68014A/CY7C68015A/CY7C68016A),andFX1(CY7C64713)Thefollowingoperating
Python中pyusb的开发及使用 zbb297918657 python
Python中pyusb的开发及使用因为项目的需求，需要将FPGA端的图像像素数据经过USB2.0协议传输到PC端，因此需要使用python的pyusb库来进行数据的发送和接收。以下纪录在使用pyusb库的方法和所遇到的问题。一、USB接口介绍在本次的开发过程中，我的FPGA开发板上所使用的是Cypress公司EZ-USB系列的CY7C68013A驱动芯片进行USB数据传输，CY7C68013A是
USB接口芯片的选择维库网锁货采购客服舒小姐
在进行一个USB设备开发之前，首先要根据具体使用要求选择合适的USB控制器。目前，市场上供应的USB控制器主要有两种：带USB接口（FT232BL）的单片机（MCU）或纯粹的USB接口芯片。带USB接口的单片机从应用上又可以分成两类，一类是从底层设计专用于USB控制的单片机另一类是增加了USB接口的普通单片机，如Cypress公司的EZ－USB(基于8051），选择这类USB控制器的最大好处在于开
追踪研读法破解EZ-USB的“远程唤醒” hua932741850
追踪研读法破解EZ-USB的“远程唤醒”-molake10344-CSDN博客{"@context":"https:\/\/ziyuan.baidu.com\/contexts\/cambrian.jsonld","@id":"https:\/\/blog.csdn.net\/molake10344\/article\/details\/47832229","appid":"15638949168
redis学习笔记——不仅仅是存取数据 Everyday都不同 returnSource expire/del incr/lpush 数据库分区 redis
最近项目中用到比较多redis，感觉之前对它一直局限于get/set数据的层面。其实作为一个强大的NoSql数据库产品，如果好好利用它，会带来很多意想不到的效果。（因为我搞java，所以就从jedis的角度来补充一点东西吧。PS：不一定全，只是个人理解，不喜勿喷） 1、关于JedisPool.returnSource(Jedis jeids) 这个方法是从red
SQL性能优化-持续更新中。。。。。。 atongyeye oracle sql
1 通过ROWID访问表--索引你可以采用基于ROWID的访问方式情况,提高访问表的效率, , ROWID包含了表中记录的物理位置信息..ORACLE采用索引(INDEX)实现了数据和存放数据的物理位置(ROWID)之间的联系. 通常索引提供了快速访问ROWID的方法,因此那些基于索引列的查询就可以得到性能上的提高. 2 共享SQL语句--相同的sql放入缓存 3 选择最有效率的表
[JAVA语言]JAVA虚拟机对底层硬件的操控还不完善 comsci JAVA虚拟机
如果我们用汇编语言编写一个直接读写CPU寄存器的代码段，然后利用这个代码段去控制被操作系统屏蔽的硬件资源，这对于JVM虚拟机显然是不合法的，对操作系统来讲，这样也是不合法的，但是如果是一个工程项目的确需要这样做，合同已经签了，我们又不能够这样做，怎么办呢？那么一个精通汇编语言的那种X客，是否在这个时候就会发生某种至关重要的作用呢？ &n
lvs- real 男人50 LVS
#!/bin/bash # # Script to start LVS DR real server. # description: LVS DR real server # #. /etc/rc.d/init.d/functions VIP=10.10.6.252 host='/bin/hostname' case "$1" in sta
生成公钥和私钥 oloz DSA 安全加密
package com.msserver.core.util; import java.security.KeyPair; import java.security.PrivateKey; import java.security.PublicKey; import java.security.SecureRandom; public class SecurityUtil {
UIView 中加入的cocos2d，背景透明 374016526 cocos2d glClearColor
要点是首先pixelFormat:kEAGLColorFormatRGBA8，必须有alpha层才能透明。然后view设置为透明glView.opaque = NO;[director setOpenGLView:glView];[self.viewController.view setBackgroundColor:[UIColor clearColor]];[self.viewControll
mysql常用命令香水浓 mysql
连接数据库 mysql -u troy -ptroy 备份表 mysqldump -u troy -ptroy mm_database mm_user_tbl > user.sql 恢复表（与恢复数据库命令相同） mysql -u troy -ptroy mm_database < user.sql 备份数据库 mysqldump -u troy -ptroy
我的架构经验系列文章 - 后端架构 - 系统层面 agevs JavaScript jquery css html5
系统层面：高可用性所谓高可用性也就是通过避免单独故障加上快速故障转移实现一旦某台物理服务器出现故障能实现故障快速恢复。一般来说，可以采用两种方式，如果可以做业务可以做负载均衡则通过负载均衡实现集群，然后针对每一台服务器进行监控，一旦发生故障则从集群中移除；如果业务只能有单点入口那么可以通过实现Standby机加上虚拟IP机制，实现Active机在出现故障之后虚拟IP转移到Standby的快速
利用ant进行远程tomcat部署 aijuans tomcat
在javaEE项目中，需要将工程部署到远程服务器上，如果部署的频率比较高，手动部署的方式就比较麻烦，可以利用Ant工具实现快捷的部署。这篇博文详细介绍了ant配置的步骤（http://www.cnblogs.com/GloriousOnion/archive/2012/12/18/2822817.html），但是在tomcat7以上不适用，需要修改配置，具体如下： 1.配置tomcat的用户角色
获取复利总收入 baalwolf 获取
public static void main(String args[]){ int money=200; int year=1; double rate=0.1; &
eclipse.ini解释 BigBird2012 eclipse
大多数java开发者使用的都是eclipse，今天感兴趣去eclipse官网搜了一下eclipse.ini的配置，供大家参考，我会把关键的部分给大家用中文解释一下。还是推荐有问题不会直接搜谷歌，看官方文档，这样我们会知道问题的真面目是什么，对问题也有一个全面清晰的认识。 Overview 1、Eclipse.ini的作用 Eclipse startup is controlled by th
AngularJS实现分页功能 bijian1013 JavaScript AngularJS 分页
对于大多数web应用来说显示项目列表是一种很常见的任务。通常情况下，我们的数据会比较多，无法很好地显示在单个页面中。在这种情况下，我们需要把数据以页的方式来展示，同时带有转到上一页和下一页的功能。既然在整个应用中这是一种很常见的需求，那么把这一功能抽象成一个通用的、可复用的分页（Paginator）服务是很有意义的。 &nbs
[Maven学习笔记三]Maven archetype bit1129 ArcheType
archetype的英文意思是原型，Maven archetype表示创建Maven模块的模版，比如创建web项目，创建Spring项目等等. mvn archetype提供了一种命令行交互式创建Maven项目或者模块的方式， mvn archetype 1.在LearnMaven-ch03目录下，执行命令mvn archetype:gener
【Java命令三】jps bit1129 Java命令
jps很简单，用于显示当前运行的Java进程，也可以连接到远程服务器去查看 [hadoop@hadoop bin]$ jps -help usage: jps [-help] jps [-q] [-mlvV] [<hostid>] Definitions: <hostid>: <hostname>[:
ZABBIX2.2 2.4 等各版本之间的兼容性 ronin47
zabbix更新很快，从2009年到现在已经更新多个版本，为了使用更多zabbix的新特性，随之而来的便是升级版本，zabbix版本兼容性是必须优先考虑的一点客户端AGENT兼容 zabbix1.x到zabbix2.x的所有agent都兼容zabbix server2.4：如果你升级zabbix server，客户端是可以不做任何改变，除非你想使用agent的一些新特性。 Zabbix代理（p
unity 3d还是cocos2dx哪个适合游戏？ brotherlamp unity自学 unity教程 unity视频 unity资料 unity
unity 3d还是cocos2dx哪个适合游戏？问：unity 3d还是cocos2dx哪个适合游戏？答：首先目前来看unity视频教程因为是3d引擎，目前对2d支持并不完善，unity 3d 目前做2d普遍两种思路，一种是正交相机，3d画面2d视角，另一种是通过一些插件，动态创建mesh来绘制图形单元目前用的较多的是2d toolkit，ex2d，smooth moves，sm2，
百度笔试题：一个已经排序好的很大的数组，现在给它划分成m段，每段长度不定，段长最长为k，然后段内打乱顺序，请设计一个算法对其进行重新排序 bylijinnan java 算法面试百度招聘
import java.util.Arrays; /** * 最早是在陈利人老师的微博看到这道题： * #面试题#An array with n elements which is K most sorted，就是每个element的初始位置和它最终的排序后的位置的距离不超过常数K * 设计一个排序算法。It should be faster than O(n*lgn)。
获取checkbox复选框的值 chiangfai checkbox
<title>CheckBox</title> <script type = "text/javascript"> doGetVal: function doGetVal() { //var fruitName = document.getElementById("apple").value;//根据
MySQLdb用户指南 chenchao051 mysqldb
原网页被墙，放这里备用。 MySQLdb User's Guide Contents Introduction Installation _mysql MySQL C API translation MySQL C API function mapping Some _mysql examples MySQLdb
HIVE 窗口及分析函数 daizj hive 窗口函数分析函数
窗口函数应用场景：（1）用于分区排序（2）动态Group By （3）Top N （4）累计计算（5）层次查询一、分析函数用于等级、百分点、n分片等。函数说明 RANK() &nbs
PHP ZipArchive 实现压缩解压Zip文件 dcj3sjt126com PHP zip
PHP ZipArchive 是PHP自带的扩展类，可以轻松实现ZIP文件的压缩和解压，使用前首先要确保PHP ZIP 扩展已经开启，具体开启方法就不说了，不同的平台开启PHP扩增的方法网上都有，如有疑问欢迎交流。这里整理一下常用的示例供参考。一、解压缩zip文件 01 02 03 04 05 06 07 08 09 10 11
精彩英语贺词 dcj3sjt126com 英语
I'm always here 我会一直在这里支持你 &nb
基于Java注解的Spring的IoC功能 e200702084 java spring bean IOC Office
java模拟post请求 geeksun java
一般API接收客户端（比如网页、APP或其他应用服务）的请求，但在测试时需要模拟来自外界的请求，经探索，使用HttpComponentshttpClient可模拟Post提交请求。此处用HttpComponents的httpclient来完成使命。 import org.apache.http.HttpEntity ; import org.apache.http.HttpRespon
Swift语法之 ---- ?和!区别 hongtoushizi ?swift !
转载自： http://blog.sina.com.cn/s/blog_71715bf80102ux3v.html Swift语言使用var定义变量，但和别的语言不同，Swift里不会自动给变量赋初始值，也就是说变量不会有默认值，所以要求使用变量之前必须要对其初始化。如果在使用变量之前不进行初始化就会报错： var stringValue : String //
centos7安装jdk1.7 jisonami jdk centos
安装JDK1.7 步骤1、解压tar包在当前目录 [root@localhost usr]#tar -xzvf jdk-7u75-linux-x64.tar.gz 步骤2：配置环境变量在etc/profile文件下添加 export JAVA_HOME=/usr/java/jdk1.7.0_75 export CLASSPATH=/usr/java/jdk1.7.0_75/lib
数据源架构模式之数据映射器 home198979 PHP 架构数据映射器 datamapper
前面分别介绍了数据源架构模式之表数据入口、数据源架构模式之行和数据入口数据源架构模式之活动记录，相较于这三种数据源架构模式，数据映射器显得更加“高大上”。一、概念数据映射器（Data Mapper）：在保持对象和数据库（以及映射器本身）彼此独立的情况下，在二者之间移动数据的一个映射器层。概念永远都是抽象的，简单的说，数据映射器就是一个负责将数据映射到对象的类数据。 &nb
在Python中使用MYSQL pda158 mysql python
缘由　　近期在折腾一个小东西须要抓取网上的页面。然后进行解析。将结果放到数据库中。　　了解到 Python在这方面有优势，便选用之。　　由于我有台 server上面安装有 mysql，自然使用之。在进行数据库的这个操作过程中遇到了不少问题，这里记录一下，大家共勉。　　 python中mysql的调用　　百度之后能够通过MySQLdb进行数据库操作。
单例模式 hxl1988_0311 java 单例设计模式单件
package com.sosop.designpattern.singleton; /* * 单件模式：保证一个类必须只有一个实例，并提供全局的访问点 * * 所以单例模式必须有私有的构造器，没有私有构造器根本不用谈单件 * * 必须考虑到并发情况下创建了多个实例对象 * */ /** * 虽然有锁，但是只在第一次创建对象的时候加锁，并发时不会存在效率
27种迹象显示你应该辞掉程序员的工作 vipshichg 工作
1、你仍然在等待老板在2010年答应的要提拔你的暗示。 2、你的上级近10年没有开发过任何代码。 3、老板假装懂你说的这些技术，但实际上他完全不知道你在说什么。 4、你干完的项目6个月后才部署到现场服务器上。 5、时不时的，老板在检查你刚刚完成的工作时，要求按新想法重新开发。 6、而最终这个软件只有12个用户。 7、时间全浪费在办公室政治中，而不是用在开发好的软件上。 8、部署前5分钟才开始测试。