WIFI-SDIO 五问五答
1、 在SD.c的文件中定义的HOST_MAX_MCLK是怎么定义的？197000000对应的clk为多少HZ？具体的换算公式是怎么样的？修改这个clk会影响哪些性能？
è#define HOST_MAX_MCLK (197000000) è 197MHz 在定義最快跑多少
假設MAX CLK在50MHz 但如果想將clk設定在70MHz 就跑不到70MHz
另外確實是透過msdc_set_mclk來設定要跑的速度
时钟源的clk是208M
2、在struct msdc_hw msdc3_hw结构体中定义的flags的各个标志是什么意思？MSDC_EXT_SDIO_IRQ ，MSDC_HIGHSPEED，MSDC_TABDRV，MSDC_INTERNAL_CLK，分别对应什么？
è MSDC_EXT_SDIO_IRQ: SDIO使用external IRQ
MSDC_INTERNAL_CLK: 這個clock指的是MSDC IP用來latch data的clock;
MSDC_HIGHSPEED:能够跑到50MHz
MSDC_TABDRV:是否可以调整cmd data clk driving current的开关
可以参考msdc_init_hw这个function
3、看字面意思MSDC_INTERNAL_CLK为使用的内部clk，所谓的内部clk和外部clk是什么区分？分别影响到哪些地方？内部clk和外部的clk的不同是否会影响wifi性能？
è如果没添加MSDC_INTERNAL_CLK flag就是使用feedback clk (打出去再回來的clock)
无论是使用INTERNEL还是feedback clk 基本上clock rate相同的話 並不會影響wifi性能
BTW,在mt6589上 default都是internal clk了
clk resource
4、在struct msdc_hw msdc3_hw结构体中Driverin current中有0~4，分别对应的驱动所表示的电流是多少mA？
5、在struct msdc_hw msdc3_hw结构体中cmd_edge,data_edge现在的修改都是实验，是否有办法确认是否需要使用RISING还是FALLING？
è是需要实验，因为每家客户的PCB属性不一样。