Xilinx技术研讨会提到的一些Tips

今天参加了Xilinx在北京召开的技术研讨会，其中提到了一些在设计中可以使用到的技巧，用博客记录一下

1.Xilinx系列FPGA的触发器资源的复位和使能信号都是高电平有效，在设计中应该是用高电平有效，否则会消耗额外的LUT。

2.最好不要为每一个模块都做复位和使能，最好使用全局的复位和使能，这样可以节省slice。

3.全局的复位虽然不会消耗逻辑资源，但是会很消耗布线资源。如果你用到的触发器需要的初值是0那么没有必要做复位清零，如果必须再设计中引入复位，那么可以使用芯片提供的全局复位逻辑GSR。

4.在Virtex6中一个LUT5可以被配置成32bits的移位寄存器。