《Xilinx

xilinx vivado PULLMODE 设置思路

1.xilinx引脚分类XilinxIO的分类：以XC7A100TFGG484为例，其引脚分类如下：1.UserIO(用户IO)：用户使用的普通IO1.1专用(Dedicated)IO：命名为IO_LXXY

坚持每天写程序·2024-09-16 08:37

Xilinx 7系列FPGA架构之器件配置（二）

1.概述Xilinx®7系列设备有五个配置接口。每个配置接口对应一个或多个配置模式和总线宽度，如表1所示。有关接口详细的时序信息，可以参阅相应的7系列FPGA数据手册。

FPGA技术实战·2024-09-15 15:31

Xilinx 7系列FPGA架构之器件配置（一）

1.概述Xilinx®7系列FPGA通过将特定于应用程序的配置数据（位流）加载到内存中进行配置。7系列FPGA可以主动从外部非易失性存储设备加载，也可以通过外部智能源（如微处理器、DS

FPGA技术实战·2024-09-15 15:01

如何设计实现完成一个FPGA项目

2.硬件选择FPGA芯片选择：根据项目需求选择合适的FPGA芯片（如Xilinx、Intel/Altera、Latt

芯作者·2024-09-15 02:53

在Xilinx FPGA上快速实现 JESD204B

简介JESD204是一种连接数据转换器（ADC和DAC）和逻辑器件的高速串行接口，该标准的B修订版支持高达12.5Gbps串行数据速率，并可确保JESD204链路具有可重复的确定性延迟。随着转换器的速度和分辨率不断提升，JESD204B接口在ADI高速转换器和集成RF收发器中也变得更为常见。此外，FPGA和ASIC中灵活的串行器/解串器(SERDES)设计正逐步取代连接转换器的传统并行LVDS/C

长弓的坚持·2024-09-11 18:05

FPGA时序分析

Tmet决断时间】【recovery恢复时间】【removal移除时间】1.2跨时钟域分析CDC跨时钟域处理及相应的时序约束【set_clock_groups】【set_max_delay】1.3全局复位Xilinx

远行者223·2024-09-10 09:53

FPGA随记——OSERDESE2和IERDESE2

除了用原语调用，还可以用HighSpeedSelectIOWizard这个IP进行调用针对具体selectIO这个IP的使用和介绍，参考这个文档：XilinxSelectIOIP使用说明(一)_selectiobitslip-CSDN

一口一口吃成大V·2024-09-09 20:07

用VCS直接仿真vivado工程

RunSimulation写Makefile执行脚本，运行vcs仿真前言在日常搬砖过程中，在ICdesign进行fpga原型验证时，在上fpga测试之前，往往需要对vivado工程进行仿真，而vivado工程中可能存在较多的xilinxip

啊节奏不对·2024-09-07 17:15

Xilinx Vivado的RTL分析（RTL analysis）、综合（synthesis）和实现

理论上，FPGA从编程到下载实现预期功能的过程最少仅需要上述7个步骤中的4、5、6和7，即RTL分析、综合、实现和下载。其中的RTL分析、综合、实现的具体含义和区别又是什么？2、RTL分析（RTLanalysis）一般来讲，通常的设计输入都是Verilog、VHDL或者SystemVerilog等硬件描述语言HDL编写的文件，RTL分析这一步就是将HDL语言转化成逻辑电路图的过程。比如HDL语言描

2401_84185145·2024-09-05 23:38

记录ssh连接失败问题

案发现场一个xilinx芯片的板卡，跑的ubuntu系统，SD卡启动，在原本的板卡上启动运行一切正常。换了一个新的板卡之后网络通信都正常，但是唯独ssh连接失败。

星星-点灯·2024-09-03 20:10

Xilinx高速接口之GTX

简介开坑计划中，主要参考ug475主要讲解结构以及原语以及时钟路由和一些其他的如果不更新就把这篇删了就介

momo5234·2024-09-01 04:04

pcie debug web portal

https://xilinx.github.io/pcie-debug-kmap/pciedebug/build/html/docs/PCIe_Debug_General_Techniques/index.html34536

斐非韭·2024-08-30 20:00

产品推荐 | 基于VU13P FPGA的4路FMC接口基带信号处理平台

一、产品概述TES641是一款基于VirtexUltraScale+系列FPGA的高性能4路FMC接口基带信号处理平台，该平台采用1片Xilinx的VirtexUltraScale+系列FPGAXCVU13P

迪普微社区·2024-08-30 11:01

XILINX AXI总线

简介本文主要针对XILINX使用的AXILite总线对寄存器读写的使用，首先对AXI总线做详细介绍AXI总线AXI是一种总线协议，可以挂在多个master和slave，AXI总线包括3中类型接口，介绍如下

热爱学习地派大星·2024-08-29 19:42

6U VPX总线架构：搭载飞腾D2000/FT2000 + FPGA-K7(赛灵思)

K7是Xilinx7系列FPGA中的一个系列，这个系列的FPGA提供了高性能和低功耗的特点，非常适合于各种应用，包括通信、航空航天与国防、汽车、工业、科学计算等领域。Kintex-7FPGA的一些

未来通信-国产化板卡及设备定制·2024-08-27 12:10

【xilinx】解决vivado中 I/O 时钟布局器错误

典型时钟AMD设备上的典型时钟电路结构如下：输入端口(IBUF)→BUFG→FDCE/C如果使用MMCM或PLL修改时钟，则其结构如下：输入端口(IBUF)→BUFG→MMCM/PLL→BUFG→FDCE/C对于GT时钟，其结构如下：GT_QUAD→BUFG_GT→FDCE/CI/O时钟布局阶段可能会发生错误，表明该工具无法放置时钟结构直到最后一个BUFG。分析发生这种情况的原因可能有多种：时钟结

神仙约架·2024-08-27 11:34

超详细的 Vivado 2021.1 安装教程（适合新手）

Vivado是Xilinx推出的FPGA和SoC设计工具。对于新手来说，安装和配置Vivado可能有些复杂，因此本文将详细讲解每一个步骤，并介绍如何免费激活Vivado。

shuai_258·2024-08-26 11:55

FPGA工程师成长路线（持续更新ing，欢迎补充）

时钟管理资源可编程输入输出单元（IOB）丰富的布线资源底层内嵌功能单元（DLL、PLL、DSP）内嵌专用硬核（专用乘法器、SERDES等）（3）FPGA开发流程（4）FPGA产业现状国外三巨头占领全球90%的市场，分别是Xilinx

白开水不甜·2024-08-25 03:05

【vivado】fpga时钟信号引入

FPGA的时钟信号一般由板上晶振经由时钟引脚引入，有时由于工程需要也会从pin脚引入其他外部时钟，这时为了该时钟能够正常工作，满足xilinxfpga的外部时钟引入规则。

刘小适·2024-03-16 12:18

FPGA-AXI4总线介绍

下一节：AXI接口时序解读AXI总线概述Xilinx软件官方axi协议有以下三种：AXI4:是面向高性能传输且带有存储地址映射的，最大允许256次数据突发传输。

北纬二六·2024-03-11 22:10

xilinx FPGA 除法器IP核（divider）的使用 vivado 2019.1

参考：xilinxFPGA除法器ip核（divider）的使用（VHDL&Vivado）_vivado除法器_坚持每天写程序的博客-CSDN博客一、创建除法IPvivado的除法器ip核有三种类型，跟ISE

小阿飞·2024-02-20 21:31

除法器 c语言模拟,用Vivado-HLS实现低latency除法器

GeorgeWang–XilinxDSPSpecialist1VivadoHLS简介XilinxVivadoHigh-LevelSynthesis(HLS)工具将C,C++,或者SystemC设计规范，

小小羊羊羊·2024-02-20 21:00

xilinx FPGA 乘法器除法器开方 IP核的使用（VHDL&ISE）

目录一、乘法器ip核1.新建工程之后建一个ip核文件：2.配置ip核：3.编写顶层文件或者激励文件：第一种情况：这个是加了ce的第二种情况：这个是加了ce和sclr的第三种情况：这个是不加使能的乘法器的正确使用：第二天的新进展：最高位是1结果之所以出问题，是因为设置的时候我忘了改了，那个输入的类型默认是signed，即有符号位，大家一定要看清楚哟，按照自己需求，看是否设置最高位为有符号位二、除法器

坚持每天写程序·2024-02-20 21:30

数字信号处理基础----xilinx除法器IP使用

前言在进行数字信号处理的时候，计算是必不可少的，通常情况下，能够不用乘法器和除法器就不用乘除法器，可以采用移位和加减法的方式来完成计算。但在一些特殊情况下，希望采用乘除法，这时候在FPGA当中就需要专用的IP了。乘除法在FPGA当中实现起来是比较困难的一件事情。若直接在verilog代码中使用了乘法或者除法，其实最终对应到电路中，要么是采用大量的blockram来实现，要么是占用DSP资源。这种情

black_pigeon·2024-02-20 21:27

xilinx除法器的使用

平台：Vivado2018.3.芯片：xcku115-flva1517-2-i(active)最近学习使用了xilinx除法器，在使用过程中出现了很多次除法器的结果和我预计的结果不一致，特此记录学习一下

爱漂流的易子·2024-02-20 21:55

硬件加速OpenCV的图像处理方法研究

摘要：研究了一种基于VivadoHLS加速OpenCV程序的方法，其核心是利用Xilinx高层次综合工具VivadoHLS，将C++编写的OpenCV程序按照VivadoHLS处理规范进行修改，进而将代码转换为硬件描述语言

Jason_儿·2024-02-20 13:55

FPGA时钟资源与设计方法——IO延迟约束（Vivado）

Vivado对整个工程的时序进行分析时，只能分析内部的时序信息，对于外部的时序信息Vivado无法提供，在设计中要精确建模外部时序信息，必须为输入和输出端口提供输入输出延迟信息，而I/O延迟约束就是告知XilinxVivado

CWNULT·2024-02-20 12:19

Xilinx（AMD） 7系列FPGA配置引脚说明

xilinx7系列FPGA配置引脚下表详细描述了xilinx7系列FPGA所有配置引脚及其功能。

CWNULT·2024-02-20 12:19

VPX信号处理卡设计原理图：9-基于DSP TMS320C6678+FPGA XC7V690T的6U VPX信号处理卡信号处理无线电通信

板卡采用一片TIDSPTMS320C6678和一片Xilinx公司Virtex7系列的FPGAXC7V690T-2FFG1761I作为主处理器，Xilinx的AritexXC7A200T作为辅助处理器。

hexiaoyan827·2024-02-20 08:53

平时积累的FPGA知识点（9）

解释：Xilinx公司的ZynqUltraScale+RFSoC系列芯片进行项目开发，在某些芯片型号中，自身带有SD-FEC硬核资源，具体查询方式，可在Xilinx官方网站检索DS889手册。

徐丹FPGA之路·2024-02-19 19:05

Xilinx fpga实现LVDS高速ADC接口

LVDS即Low-VoltageDifferentialSignaling。FPGA的selecteIO非常强大，支持各种IO接口标准，电压电流都可以配置。其接口速率可以达到几百M甚至上千M。使用lvds来接收高速ADC产生的数据会很方便。像ISERDES，IDDR，IDELAY，OSERDES，ODDR这种资源在FPGA的IOB中多得是（每个IO都对应有，最后具体介绍），根本不担心使用。最近刚在

Hack电子·2024-02-19 13:05

LVDS高速ADC接口， xilinx FPGA实现

LVDS即Low-VoltageDifferentialSignaling。FPGA的selecteIO非常强大，支持各种IO接口标准，电压电流都可以配置。其接口速率可以达到几百M甚至上千M。使用lvds来接收高速ADC产生的数据会很方便。像ISERDES，IDDR，IDELAY，OSERDES，ODDR这种资源在FPGA的IOB中多得是（每个IO都对应有，最后具体介绍），根本不担心使用。最近刚在

Hack电子·2024-02-19 13:05

AMD FPGA设计优化宝典笔记（3）控制集

controlset：因为7系列FPGA，一个slice只能有一种控制集（触发器的使用方式比如有复位/有时钟使能等等），多了就会分布到不同的slice里，所以代码尽量统一触发器的控制集使用方式，不要超限制（xilinx

徐丹FPGA之路·2024-02-14 07:36

XDMA driver安装失败

我下载了https://www.xilinx.com/support/answers/65444.html的驱动，也将系统设置成了测试模式的，但是驱动还是安装失败。解决办法：需要更换之前版本的驱动。

jjzw1990·2024-02-12 16:09

Xilinx Vivado复数乘法器Complex Multiplier IP核调用及其仿真

ComplexMultiplierIP核的使用，尤其是输出数据的截位到底怎么弄，我感觉官方文档PG104写的不清楚。我个人在网上也没找到好的讲解文章，就自己琢磨了下，然后写成文档记录在此，方便将来也有疑问的同学。目录一、如下是我的仿真代码：二、testbench中的IP设置如下：三、几个关键点的理解如下：1、当IP输出位宽为默认的最大值25时，此时IP没有截位。如仿真例子中第一种方法：2、当IP输

jjzw1990·2024-02-12 16:09

在Modelsim中添加Vivado仿真库

说明：本文是在参考《在Modelsim中添加Xilinx仿真库》的基础上，经过反复试验才取得成功的！

jjzw1990·2024-02-12 16:08

Vitis AI 集成

IApacheTVM中文站VitisAI是用在Xilinx平台（包括边缘设备和Alveo卡）上进行硬件加速AI推理的Xilinx开发堆栈。它由优化的IP、工具、库、模型和示例设计组成。

·2024-02-12 12:42

【Vivado】添加License后仍提示无法生成bitstream的解决办法

参考链接https://support.xilinx.com/s/article/57264?

wjh776a68·2024-02-12 11:27

【Vitis/Vivado】在一台PC上同时调试多块FPGA开发板的方法

参考文献https://support.xilinx.com/s/article/75316?

wjh776a68·2024-02-12 11:27

Vitis AI 集成

IApacheTVM中文站**VitisAI**是用在Xilinx平台（包括边缘设备和Alveo卡）上进行硬件加速AI推理的Xilinx开发堆栈。它由优化的IP、工具、库、模型和示例设计组成。

HyperAI超神经·2024-02-10 08:33

上位机建立TCP/IP连接：Matlab实现

Python实现的参考：XilinxZYNQ+TCP通信+Python上位机实现实时视频传输系统-知乎(zhihu.com)GitHub-yg99992/Image_transfer_open_source

NoNoUnknow·2024-02-09 20:59

xilinx vivado 工具使用常见报错(持续更新)

工具平台:xilinxvivado2022.2芯片平台：MPSOC操作系统：WIN110.vivado从2020版本开始不再支持WIN7系统(xilinxvivado2019.2后不再支持WIN7)1.

zidan1412·2024-02-09 19:07

使用HLS FFT报错： undefined reference to‘xilinx_ip_xfft_v9_1_*‘问题解决方法

/Vitis_HLS/hls_fft.h:670:undefinedreferenceto'xilinx_ip_xfft_v9_1_create_state'..

凳子花❀·2024-02-09 16:07

Xilinx FPGA——在线升级

同以前单片机在线升级的做法一样，本质就是通信+Flash操作+跳转。一、通信驱动我使用的是UDP有线传输，二、Flash芯片驱动规划Flash芯片的区域，一般bootloader放在起始位置，APP放在bootloader之后的空白区域。2.1Flash擦除我使用的是扇区擦除2.2Flash编程我使用的是页编程。三、ICAP原语跳转

仲南音·2024-02-08 15:45

【Xilinx UG 学习】Microblaze

ug984>Microblaze最大主频

hcoolabc·2024-02-08 03:31

FPGA时钟资源与设计方法——Xilinx(Vivado)

目录1FPGA时钟资源2时钟设计方案1FPGA时钟资源1.时钟资源包括：时钟布线、时钟缓冲器（BUFG\BUFR\BUFIO）、时钟管理器(MMCM/PLL)。2.时钟类型有三种：全局时钟，可以驱动整个内核上的同步逻辑；局部时钟，可以驱动特定和相邻区域的逻辑；IO时钟，可以驱动某个IO的特定逻辑。3.混合模式时钟管理器（MMCM）和数字时钟管理器（DCM），DCM与MMCM设计差别很大。4.时钟复

CWNULT·2024-02-08 03:53

X310 和子板，中心频率

X310XilinxKintex-7XC7K410TFPGA14bit200MS/sADC16bit800MS/sDACFrequencyrange:DC-6GHzwithsuitabledaughterboardUp160MHzbandwidthperchannelTwowide-bandwidthRFdaughterboardslotsOptionalGPSDOMultiplehigh-spe

东枫科技·2024-02-07 13:05

1.3 Verilog 环境搭建详解教程

FPGA开发环境有Xilinx公司的ISE（目前已停止更新），VIVADO；因特尔公司的QuartusII；ASIC开发环境有Synopsys公司的VCS；很多人也在用IcarusVerilog和GTKwave

二当家的素材网·2024-02-07 05:43

vivado中IP核调用方法简介

目录一、基于Vivado的IP核使用方法二、常用IP核调用方法案例2.1FIFOIP核2.2UARTIP核2.3DDR3IP核2.4PLLIP核2.5AXIGPIOIP核三、总结Vivado是Xilinx

Simuworld·2024-02-06 20:37

Xilinx 黑金ZYNQ开发板AX7020，利用VIVADO进行FPGA程序烧录

参考黑金的AX7020开发板资料中的SDK实验篇PDF教程文件。（1）创建工程，步骤与SDK实验篇中的步骤一致；配置PS端时应该可以只选需要的加载方式，如QSPI或者SD，我目前是两种都勾选了，但是只用了QSPI方式。第一章，1.2.（1）-1.2.（11）00：00（2）通过“RunBlockAutomation”完成端口导出，连接FCLK_CLK0到M_AXI_GP0_ACLK，然后保存，创建

weixin_48793386·2024-02-06 08:18

推荐频道

《Xilinx

xilinx vivado PULLMODE 设置思路

Xilinx 7系列FPGA架构之器件配置（二）

Xilinx 7系列FPGA架构之器件配置（一）

如何设计实现完成一个FPGA项目

在Xilinx FPGA上快速实现 JESD204B

FPGA时序分析

FPGA随记——OSERDESE2和IERDESE2

用VCS直接仿真vivado工程

Xilinx Vivado的RTL分析（RTL analysis）、综合（synthesis）和实现

记录ssh连接失败问题

Xilinx高速接口之GTX

pcie debug web portal

产品推荐 | 基于VU13P FPGA的4路FMC接口基带信号处理平台

XILINX AXI总线

6U VPX总线架构：搭载飞腾D2000/FT2000 + FPGA-K7(赛灵思)

【xilinx】解决vivado中 I/O 时钟布局器错误

超详细的 Vivado 2021.1 安装教程（适合新手）

FPGA工程师成长路线（持续更新ing，欢迎补充）

【vivado】fpga时钟信号引入

FPGA-AXI4总线介绍

xilinx FPGA 除法器IP核（divider）的使用 vivado 2019.1

除法器 c语言 模拟,用Vivado-HLS实现低latency除法器

xilinx FPGA 乘法器 除法器 开方 IP核的使用（VHDL&ISE）

数字信号处理基础----xilinx除法器IP使用

xilinx除法器的使用

硬件加速OpenCV的图像处理方法研究

FPGA时钟资源与设计方法——IO延迟约束（Vivado）

Xilinx（AMD） 7系列FPGA配置引脚说明

VPX信号处理卡设计原理图：9-基于DSP TMS320C6678+FPGA XC7V690T的6U VPX信号处理卡 信号处理 无线电通信

平时积累的FPGA知识点（9）

Xilinx fpga实现LVDS高速ADC接口

LVDS高速ADC接口， xilinx FPGA实现

AMD FPGA设计优化宝典笔记（3）控制集

XDMA driver安装失败

Xilinx Vivado复数乘法器Complex Multiplier IP核调用及其仿真

在Modelsim中添加Vivado仿真库

Vitis AI 集成

【Vivado】添加License后仍提示无法生成bitstream的解决办法

【Vitis/Vivado】在一台PC上同时调试多块FPGA开发板的方法

Vitis AI 集成

上位机建立TCP/IP连接：Matlab实现

xilinx vivado 工具使用常见报错(持续更新)

使用HLS FFT报错： undefined reference to‘xilinx_ip_xfft_v9_1_*‘问题解决方法

Xilinx FPGA——在线升级

【Xilinx UG 学习】Microblaze

FPGA时钟资源与设计方法——Xilinx(Vivado)

X310 和 子板，中心频率

1.3 Verilog 环境搭建详解教程

vivado中IP核调用方法简介

Xilinx 黑金ZYNQ开发板AX7020，利用VIVADO进行FPGA程序烧录

除法器 c语言模拟,用Vivado-HLS实现低latency除法器

xilinx FPGA 乘法器除法器开方 IP核的使用（VHDL&ISE）

VPX信号处理卡设计原理图：9-基于DSP TMS320C6678+FPGA XC7V690T的6U VPX信号处理卡信号处理无线电通信

X310 和子板，中心频率