乘法器

加密SD芯片

地址可寻址空间16MB，支持硬件乘法器。
硬加密芯片·2012-11-01 17:40

加密SD芯片

地址可寻址空间16MB，支持硬件乘法器。
硬加密芯片·2012-11-01 17:40

Verilog HDL 整数乘法器

第一章整数乘法器1.1整数的概念整数在IEEE的规定上有，短整数shortinteger,中整数integer和长整数longinteger，它们之间的关系如下：整数字节空间取值范围短整数一个字节-127
Sheller_liu's blog·2012-10-06 20:00

Verilog HDL 整数乘法器(转)

原文链接：http://www.cnblogs.com/lsl2964/archive/2012/10/06/2713332.htmlVerilogHDL整数乘法器(转)第一章整数乘法器1.1整数的概念整数在
weixin_30918633·2012-10-06 20:00

基本知识

ARM处理器可以分为8个系列，系列名中有7个后缀1、T：表示支持Thumb指令集2、D：表示支持片上调试（Debug）3、M：表示内嵌硬件乘法器（Multiplier）4、I：支持片上断点和调试点5、E
xiaoniaozhubo·2012-08-02 12:00

FPGA学习笔记1-基础与配置

更短的设计周期标准不断发展突出的产品优势更好的性能有限的资源风险管理收回投资客户服务FPGA-电路板级集成典型FPGA体系结构=逻辑单元，嵌入式存储器，锁相环，配置存储器和可配置布线，用户可选IO，嵌入式乘法器设计方式设计构思
iteye_7884·2012-01-19 14:00

FPGA学习笔记1-基础与配置

突出的产品优势 更好的性能 有限的资源 风险管理 收回投资 客户服务 FPGA-电路板级集成 典型FPGA体系结构=逻辑单元，嵌入式存储器，锁相环，配置存储器和可配置布线，用户可选IO，嵌入式乘法器
lovnet·2012-01-19 14:00

verilog实现乘法器

verilog实现乘法器以下介绍两种实现乘法器的方法：串行乘法器和流水线乘法器。1）串行乘法器两个N位二进制数x、y的乘积用简单的方法计算就是利用移位操作来实现。
wuxiaoer717·2011-09-18 14:00

verilog实现乘法器

verilog实现乘法器以下介绍两种实现乘法器的方法：串行乘法器和流水线乘法器。1）串行乘法器两个N位二进制数x、y的乘积用简单的方法计算就是利用移位操作来实现。
iteye_6233·2011-09-18 14:00

基于模型设计的FPGA开发与实现：滤波器设计与实现（四）Matlab中滤波器HDL代码生成优化

EP3C25只有132个9bit的嵌入式乘法器。  屏幕剪辑的捕获时间:2011/9/1021:33  下面看下上一节生
mccrocodile·2011-09-14 09:00

MSP430程序库<十三>硬件乘法器使用

硬件乘法器不占用CPU周期，有硬件实现，速度比软件实现的乘法速度快很多。msp430f14x、msp430f16x中都含有硬件乘法器模块，方便用户需要速度的时候使用。
给我一杯酒·2011-08-28 19:00

ISE10.1中复数乘法器IP核使用ModelSim仿真时出现“Module 'CMPY_V2_1' is not defined.”错误的解决方法

软件平台：XilinxISE10.2ModelSim6.2b IP核：ComplexMultiplierv2.1 使用modelsim仿真时出现以下错误：Module'CMPY_V2_1'isnotdefined. 网络搜索后可得到如下资源：（1）http://forums.xilinx.com/t5/Simulation-and-Verification/CMPY-V2-1-is-not-def
jbb0523·2011-06-14 20:00

乘法器的Verilog HDL实现

1.串行乘法器两个N位二进制数x、y的乘积用简单的方法计算就是利用移位操作来实现。
chrisongs·2010-12-27 23:00

ARM7TDIMI中TDMI的意思

Multiplier，增加了硬件乘法器，执行功能更强大，可以产生64位的数据结果。ICE硬件，embeddedICE给出BREAKPOINT和WATCHPOINT支持。这也是ARM7TDMI的名称
wolfliuming·2010-12-02 12:00

与非门实现硬件乘法器

基本思想：对于两个一位的数a、b的和低位 sum=a^b向高位的进位carry=a&b 代码如下/*四位无符号数硬件乘法器2010-9-27CYFmulti_4.v*/modulemulti_4( input
adream307·2010-09-27 20:00

DSP引导功能的使用

引言TI公司的高速数字信号处理器TMS320C6000系列DSP支持并行处理，采用甚长指令字(VLIW)体系结构，内部设置有8个功能单元(两个乘法器和6个ALU)，8个功能单元可并行操作，最多可以在一个周期内同时执行八条
willand1981·2010-08-11 13:00

关于MSP430的学习总结

初识430：首先是要知道他有哪些共能，我所用的149芯片有一个看门狗、两个定时器、两个串口、ADC12、硬件乘法器等等。    
enjoymylinux·2010-08-03 21:00

dsp fpga差别

FPGA可以内部实现ALU，加法器，乘法器，累加器，FIFO，SRAM，DDRcontroller，FFT，HDLC，
cybertan·2010-07-21 20:00

[笔试面试题]求大数的阶乘（如1024的阶乘）

而我们需要的就是设计一个简单的乘法器就行了，下面是用数组存储来实现的。
cminder·2010-07-13 22:00

怎样与机器对话?

你赋予它一个足以容纳几千个字符的存储器，一个加法器，一个乘法器，和一个用于计算的指令集。指令倒不用担心什么，它们只需要表达得能够进行工作就行
chl033·2010-07-04 12:00

ARM体系结构的命名规则

ARM体系结构的命名规则x系列，号如ARM7、ARM9y存储管理/保护单元zCacheTThumb16位译码器DJTAG调试器M快速乘法器I嵌入式跟踪宏单元E增强指令（基于TDMI）JJazelle加速
b_fushuaibing·2010-03-31 07:00

二进制与中国文化 一点小感想

首先来看百度百科中关于莱布尼茨的贡献的描述：计算机科学贡献：   莱布尼茨对计算机的贡献不仅在于乘法器，公元1700年左右，莱布尼茨从一位友人送给他的中国“易图”（八卦）里受到启发，最终悟出了二进制数之真谛
the_fire·2009-10-12 15:00

乘法器

一个乘法器大致组成（最简单的真值乘法器，当然不存在真值乘法器，这里以2个正数为例，原码是相对于补码和反码而言）。3个寄存器和一个加法器和逻辑处理电路。   假设我们要计算 4 * 5。
memorymyann·2009-03-20 16:00

java面试编程题

顺着定向思维,我就想到了2*8,后来一想,这个效率肯定不是最好的.想起计算机系统原理里面,乘法器是由加法器组成的,应该用加法比较快.可看了答案,恍然大悟,原来通过位移运算.   
liujinrui·2009-03-08 15:00

超频的原理

芯片的速度是由前端总线的时钟与乘法器来综合决定的。现在一些先进的处理器已经能够在100兆赫兹或更高的前端总线时钟下运行，而Celeron处理器却始终保持在66兆赫兹的前端总线时钟下运行。
波大帅哥·2008-12-09 22:51

转：DSP芯片介绍

DSP芯片的内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，广泛采用流水线操作，提供特殊的DSP指令，可
Welcome to ErranLi's Blog!·2007-10-13 23:00

DSP芯片介绍

DSP芯片的内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，广泛采用流水线操作，提供特殊的DSP指令，可以用来快速地实现各
byxdaz·2006-03-18 14:00
上一页 4 5 6 7 8 9 10 11 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他