乘法器

乘法器verilog实现

今天重新补习了一下二进制原码，反码和补码之间的关系以及正数变负数，负数变正数之间的关系。瞬间感觉好晕，赶紧仔细研究：原码就是符号位加上真值的绝对值。正数原码是其本身，负数符号位为1.正数的反码和补码都是其本身，负数反码为符号位不变，其余各位依次取反；补码为符号位不变，其余各位依次取反后加1。这都好理解，那一个正数怎么变为负数呢？注意计算机内存储负数是其补码形式！正数取反后加1就得到负数（其实是负数
Lyl_224819·2020-08-16 18:09

FPGA学习之路—应用程序—原码二位乘法器及Verilog代码分析

FPGA学习之路——原码二位乘法器及Verilog代码分析原理原码乘法可以分为原码一位乘和原码二位乘，两者在实现规则上大同小异。原码一位乘每次判断乘数的最低位，对被乘数和部分积进行相应操作。
XDU_David·2020-08-16 17:57

组合逻辑建模时应使用阻塞赋值语句

（如多路器、比较器、加法器、乘法器、双向三态门和总线等）电路结构和性能的深入了解，是设计复杂数字逻辑系统的基础。所以应该认真地复习一下它们的结构和逻辑表达式，并用可综合的verilog模块来表示。多
weixin_34384681·2020-08-16 03:03

Logisim计组实验八 乘法器

电路文件已经托管至Github，欢迎star：点这里文章目录五位阵列乘法器电路图时间延迟分析五位无符号乘法流水线原理图电路图原码一位乘法器原理图电路图补码一位乘法器原理图电路图五位阵列乘法器电路图此处注意
treble-z·2020-08-15 15:02

ARM内核结构

M功能模块表示8位乘法器。D功能模块表示Debug，该内核中放置了用于调试的结构，通常它为一个边界扫描链JTAG，可使CPU进入调试模式，从而可方便地进行断点设置、单步调试。
高原@·2020-08-15 13:51

Verilog乘法的实现——几种使用多级流水实现方法对比（2）

实验目的研究实现不同级流水下Verilog实现16位有符号乘法器使用的资源情况。
通信牛肉干·2020-08-15 10:23

带你走进STM32的世界

特别注意：图的右边，输出定时器时钟之前有一个乘法器，它的操作不是由程序控
大大大大大板牙·2020-08-14 22:19

vs2017中代码编译出错的问题

一个矩阵乘法器程序，我在GCC编译器和DEVC++编译器都是可以编译通过的，但是用vs2017怎么也不行，除了把scanf改为scanf_s之外，我还需要改哪里才可以通过编译呢在这里插入代码片/*矩阵乘法计算器
m0_46412432·2020-08-09 22:20

DTMF信号检测之goertzel算法

而goertzel算法实质就是一个两极点的IIR滤波器是有递归，是有乘法器，延迟器，加法器。我们算递归的时候主要就是要
大写的ZDQ·2020-08-09 12:00

基于 MSP430F6736 的全 SOC 单相智能电能表设计

MSP430的许多重要特性如：片内串行通信接口、硬件乘法器、足够的I/O引脚等，MSP430系列的部分产品具有Flash存储器，在系统设计、开发调试及实际应用上都表现出较明显的优点。
LonelDemo·2020-08-09 10:40

FPGA中实现对数运算

（3）log10(x)=ln(x)*log10(e),log10(e)是常数可以手动先计算好，用IPCore的话多个乘法器。下面介绍使用IP核floating-point来计算对
长弓的坚持·2020-08-09 02:49

fpga中用for与加法区建立乘法器的区别

/*目的：对比for得到的乘法器最高频率结论：1、205M远远高于for的80M，且资源分布均匀(加法器同时8个相加)2、改为加法器4个相加流水线设计频率升为211M明显加法器不能太多3、再改为2级加法器
万_大_帅·2020-08-08 19:35

DSP编程优化总结

一、编程优化1、双重循环、多重循环优化（1）多重循环拆成单层循环，减少循环层数；例如，双重循环内一个cycle只使用了一个乘法器，拆成单层循环后，一个cycle可使用2个乘法器，充分利用DSP乘法器资源
8-24-Mamba·2020-08-08 18:05

TMS320F28335的特点

一、初识DSPDSP的应用特点：[1]专用的硬件乘法器在DSP芯片中，有专门的硬件乘法器，使得一次或者两次乘法运算可以在一个单指令周期中完成，大大提高了运算速度。
ldmarkhzg·2020-08-08 17:27

DSP芯片的基本结构

DSP芯片的基本硬件结构包括：哈佛结构、流水线操作、专用的硬件乘法器、特殊的DSP指令以及快速地指令周期。（1）哈佛结构主要特点是将程序和数据存储在不同
方克明·2020-08-08 15:56

每天一点FPGA——入门篇（了解FPGA）

Altera公司CycloneIV系列低功耗低成本FPGA器件EP4CE10F17C8N，该器件拥有10K的逻辑单元，两个独立锁相环，180个用户IO管脚，423936bit嵌入式RAM，46个9位嵌入式硬件乘法器
wzp年轻人·2020-08-08 14:44

FPGA-7分频程序

Alter-FPGA、CycloneIV系列EP4CE6E22C8N芯片EP4CE6E22C8N芯片相关参数：6272个逻辑单元、30个M9K存储器模块、存储器总容量为270Kbit、15个18x18乘法器
工科路上奋斗的小白·2020-08-07 21:36

Verilog RTL 新手代码设计 （多路译码器、加法器、乘法器）

6.多路译码器实现3－8译码器，使用case语句实现，注意，一定要把case的情况写全，或者要加上default，代码如下：//moduletopmoduletop(IN,//inputOUT);//outputinput[2:0]IN;output[7:0]OUT;reg[7:0]OUT;//gettheOUTalways@(IN)begincase(IN)3'b000:OUT=8'b0000_
Python_banana·2020-08-07 12:07

深度学习，CPU、GPU、DSP、FPGA运算能力对比

二：DSPdsp虽然主频不如cpu,但是胜在乘法器多，随随便便带16个乘法器，还是浮点的。再来个4核，8核，还有特定的算法硬件加速，所以虽然主频只有1,2g但是运算能力还是比cpu强。
青龙战·2020-08-05 13:31

OJ常见编程题

第一题：目的1、变量定义、初始化、赋值2、运算符和表达式3、输出语句System.out.println();1.作一个加法器，计算它们的和2.作一个减法器，计算它们的差3.作一个乘法器，计算它们的积4
海若Hero·2020-08-04 21:43

【HDL系列】乘法器(7)——Booth中的符号位扩展技巧

目录一、无符号乘法符号位扩展原理二、有符号位乘法符号位扩展原理三、Verilog设计文介绍了基4Booth乘法器，并且设计了具有基本功能的Booth乘法器，其中在文末留下了几个有待优化的问题，本文将优化
纸上谈芯·2020-08-04 10:01

【HDL系列】乘法器(6)——Radix-4 Booth乘法器

目录一、Radix-4Booth乘法器原理二、Verilog设计一、Radix-4Booth乘法器原理上文中介绍了基2Booth乘法器，本文继续介绍基4Booth乘法器。
纸上谈芯·2020-08-04 10:01

【HDL系列】乘法器(4)——图解Wallace树

目录一、Wallace树二、Verilog设计一、Wallace树1963年，C.S.Wallace提出的一种高效快速的加法树结构，被后人称为Wallace树。其基本思想如下在其文章中描述如下：Assumingthatallsummandsaregeneratedsimultaneouslythebestpossiblefirststepistogroupthesummandsintothrees
纸上谈芯·2020-08-04 10:00

【HDL系列】乘法器(5)——Radix-2 Booth乘法器

一、Booth乘法器原理Booth算法可以减少乘法运算中加法/减法次数，是二进制乘法补码运算的高效算法。
纸上谈芯·2020-08-04 10:00

数字信号处理学习：基于CIC滤波器的正交检波

Keywords：CIC滤波器、抽取、混叠、FFT、欠采样CIC滤波器初步介绍Xilinx的FPGA的DSPIP中有一个模块就是CIC滤波器，这个模块可以不用乘法器资源（硬件资源消耗少）来实现低通滤波、
禾刀围玉·2020-08-04 02:53

半加器和全加器的维基百科

除此之外，加法器也是其他一些硬件，例如二进制数的乘法器的重要组成部分。尽管可以为不同计数系统设计专门的加法器，但是由于数字电路通常以二进制为基础，因此二进制加法器在实际应用中最为普遍。在
weixin_42817573·2020-08-03 07:49

文献调研-存算一体的实现

Ref8:RRAM存算一体化乘法器的集成电路设计-安徽大学基于表决器逻辑的运算方法（MIG，Majority-InverterGraph)原因：逻辑层面表决器逻辑证明比传统的与或非逻辑具有更快的速度和更小的功耗
黄小米吖·2020-08-03 03:52

正交调制与解调

原理图拿Visio画出来，不想吐槽连接线功能···（一）上图的解释性推导调制和解调是本科时高频课程的学习内容，所以我们应该和必须知道，乘法器是实现调制和解调的关键组件！！！此外，
doubleslow;·2020-08-02 18:27

Gnuradio LimeSDR-mini 发送音频AM信号

AM就是调幅，幅度调制，这种调制很好理解，就是让载波的幅度随着音频的幅度变化，载波存在的意原因是，高频率的载波更容易从天线辐射出去.音频的AM调制，可以使用乘法器来实现，就是通过乘法器，将音频信号的幅度变化体现到一个高频的信号幅度变化
M.Y.X·2020-08-01 06:07

模拟幅度调制系统抗噪声性能仿真分析

文章目录1、引言1.1研究目的1.2研究方法2、乘法器与滤波器2.1乘法器2.2滤波器2.2.1塑造信号的频谱2.2.2塑造信号的波形2.3白噪声通过乘法器与滤波器2.3.1白噪声通过乘法器2.3.2白噪声通过滤波器
《星落凡尘》·2020-08-01 05:41

通信原理线性调制

从图中不难看出，AM调制是一个很简单的调制方式，简单的只需要一个乘法器和一个加法器就可以完成。频谱特点频带信号：位于载频fc，带宽BT=2B上下两个边带+-fc处有两个冲激，有纯载波波形特点
greedyhao·2020-07-31 18:20

【工程源码】数字信号处理学习——混频器

最后还是用了乘法器芯片。当然这次设计的是数字混频。数字混频在通信的调制、解调、数字
zgmxs·2020-07-30 06:06

CORDIC算法基本原理

首先，在计算过程中，它不使用任何的硬件乘法器单元，所涉及的只有移位和累加。
德云boys·2020-07-30 05:56

Serdes原理与设计实践之三：Serdes调试过程

预加重：通常可配置前一阶和后一阶乘法器的系数。CTLE：多数情况下是自适应的，某些设计是可配置的。通过查看接收端芯片spec来确定。DFE：通常可配置的参数有DFE控制和tap数。
轻漂漂·2020-07-30 04:56

cordic的FPGA实现（四）、乘法器实现

当CORDIC运算在齐次线性坐标系下时，可使用CORDIC实现乘法运算，这只乘法器有一些弊端，就是输入z只能是介于-2~2之间。CORDIC算法实现最简单的功能即为线性函数，实现乘法器。
数字积木·2020-07-30 04:12

FPGA中的平方根

上图是在QUARTUS下调用库中的IP核，综合适配后的资源使用情况，逻辑单元使用的1369个，占总资源的22%，片上硬件乘法器使用了16个。可以说是在资源有限的情况下，使用资源量还是很大的。
weixin_30734435·2020-07-30 02:51

pynq-z2 HLS开发

定制Overlay一.用HLS生成一个定制IP（乘法器）二.在vivado中设计一个overlay三、在Python中测试ip一.用HLS生成一个定制IP（乘法器）首先，打开VivadoHLS，本人的版本是
qq_38769280·2020-07-29 23:09

全并行流水线移位相加乘法器

基本算法与分时复用的移位相加类似，取消分时复用，使用面积换时间，使用流水线设计，流水线填满后可以一个时钟周期计算出一个结果分别计算乘数的移位结果，并与被乘数对应位相与使用加法树将结果相加RTL代码移位部分固定移位单元代码如下，当被乘数第n位为1时，输出乘数移位向左移位n位的结果moduleshift_unit#(parameterWIDTH=4,parameterSHIFT_NUM=0)(inpu
月见樽·2020-07-29 22:16

FPGA学习笔记（二）——verilog 语法讲解

组合逻辑：多路选择器、译码器、加法器、乘法器等；时序逻辑：最基本的是计数器。Verilog文件的基本结构：一个文件中可以包含多个模块。
颖妹子·2020-07-29 06:36

慕课嵌入式系统(第四章.单元测试)

单元测试4.7.1课堂重点4.7.2测试与作业5下一章0目录4嵌入式硬件系统(第二部分)4.7单元测试4.7.1课堂重点4.7.2测试与作业1单选(2分)处理器型号ARM7TDMI中的M代表A.支持增强乘法器
墨志门·2020-07-28 21:19

基于FPGA的卷积加速

如下图所示，九个叶子节点是乘法器节点，分别代表九次乘法运算（卷积核是3*3的）。在得到乘法运算结果之后，将结果传送给加法节点。为了进一步增加并行性，加法树结构采用三叉树。即，对每三个子节点进行求和。
wangbowj123·2020-07-28 15:25

DSP的入门学习（一）

其内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，广泛采用流水线操作，提供特殊的DSP指令，可以用来快速的实现各种数字信号处理算法。
昔时扬尘处·2020-07-28 09:16

嵌入式设计复习题

(×)5.ARM9TDMI中的T代表增强型乘法器。(×)6.ARM-CPU由多家不同制造商生产，芯片
cometwo·2020-07-15 21:41

ARM体系结构与编程

ARM体系结构与编程ARM7TMDI是目前使用最广泛的32位嵌入式处理器，属低端ARM处理器核TDMI的基本含义为T：支持16位压缩指令集ThumbD：支持片上DebugM：内嵌硬件乘法器（Multiplier
chijianxingfeng·2020-07-15 21:46

FPGA学习笔记（一）—— 模块和端口

简单来说，自上而下：从顶层模块开始，对需要的模块一步一步往下分解，直到分解到无法再分解的基础模块自下而上：从所需要的功能模块开始搭建，比如需要一个park模块，我就从最基本的乘法器开始搭。
沉沙丶qq254856473·2020-07-14 23:48

Vivado浮点数计算IP核介绍及简单运用仿真

Vivado软件，点击IPCatalog，输入float关键词进行搜索，可以看到有Float-point这个IP核，双击打开在OperationSelection中可以按照自己的需求配置成加法器，减法器，乘法器
whustxsk·2020-07-14 19:11

vivado三种常用IP核的调用

vivado三种常用IP核的调用当前使用版本为vivado2018.3vivado的IP核，IP核（IPCore）：Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、
雷凌峻毅·2020-07-14 18:19

交流电压有效值怎么求

交流电压有效值怎么求按照有效值的严格定义，常见的方法有：1、通过模拟电路实现，被测信号经过乘法器（平方）、积分器（平均）、开方运算电路三个环节计算。
kucoffee12·2020-07-14 13:16

Vivado 滤波器使用（一）

先手动产生两个不同频率的正弦信号，然后对两个信号叠加的波形进行高低通滤波处理，最开始先生成两个正弦信号，通过乘法器产生混频信号，通过modelsim仿真来验证设计。
树桥上多情的kevin·2020-07-14 07:14

MobileNets（v1）: Efficient Convolutional Neural Networks for Mobile Vision Applications（2017）论文综述

为了更方便压缩模型，提出两个超参数：宽度乘法器和分辨率惩罚器，其中宽度乘法器是为减小整个模型所有层的输入输出通道数之用，分辨率乘法器是为缩小输入图片分辨率之用。发现了什么（总结结果
蓝田生玉123·2020-07-13 12:40
上一页 2 3 4 5 6 7 8 9 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他