信号完整性

Cadence 信号完整性（一）-- 仿真步骤3

出自《基于Cadence的信号完整性仿真步骤.pdf》（2）单击“IdentifyDCNets”，弹出“IdentifyDCNets”窗口，如图2-6所示：图2-6IdentifyDCNets窗口（3）
wu20093346·2013-12-12 23:00

Cadence 信号完整性（一）-- 仿真步骤2

出自《基于Cadence的信号完整性仿真步骤.pdf》在这里要完成两项工作：（1）把所用到的模型加到模型库中。
wu20093346·2013-12-12 00:00

Cadence 信号完整性（一）-- 仿真步骤1

出自《基于Cadence的信号完整性仿真步骤.pdf》目录1.仿真前的准备工作  1.1找到需要仿真的芯片的IBIS模型  1.2模型转换（IBIS→DML）  1.3添加模型到Cadence的模型库中
wu20093346·2013-12-12 00:00

DDR内存的布线经验

高速PCB信号完整性要考虑的因素有很多，从PCBLAYOUT角度出发主要有PCB层叠结构，阻抗控制，互联拓扑结构，延时匹配（等长），串扰等，这些因素不仅要考虑，而且会相互的影响。我们都知道DD
_Nickelback·2013-12-03 14:36

Protel与Altium Designer的前生今世

电子线路CAD的基本含义是使用计算机来完成电子线路的设计过程，包括原理图的编辑、电路功能仿真、工作环境模拟、印制电路板设计（自动布局、自动布线）与检测（包括布线、布局规则的检测和信号完整性分析）等。
workerwu·2013-11-25 17:00

PCB设计中的电源信号完整性的考虑

尽管电路设计比较直接的结果是从信号完整性上表现出来的，但我们绝不能因此忽略了电源完整性设计。因为电源完整性直接影响最终PCB板的信号完整性。
u011308691·2013-11-19 15:00

高速PCB电路板的信号完整性设计

高速PCB电路板的信号完整性设计摘要:描述了高速PCB电路板信号完整性设计方法.介绍了信号完整性基本理论,重点讨论了如何采用高速PCB设计方法保证高速数采模块的信号完整性,   关键词:信号完整性;PCB
chenbang110·2013-10-13 09:00

傅立叶变换，时域，频域二

参考文献：信号完整性分析"信息传输调制和噪声"P31，"傅立叶变换的数学再认识"及若干网上博客。 
wangzhizhi123·2013-08-31 22:00

傅立叶变换，时域，频域一

参考文献：信号完整性分析"信息传输调制和噪声"P31，"傅立叶变换的数学再认识"及若干网上博客。 
wangzhizhi123·2013-08-31 22:00

Protel DXP布线规则设置

对于PCB的设计，ProtelDXP提供了详尽的10种不同的设计规则，这些设计规则则包括导线放置、导线布线方法、元件放置、布线规则、元件移动和信号完整性等规则。
leahcim89·2013-07-29 15:00

蛇形走线的作用

因为高速电路设计时需要考虑信号完整性，数据线需要等长，所以有些线必须要走蛇形线以使他的线长和其他线一样。
shaying526·2013-06-29 12:49

时钟电路设计概述 - 数字电路设计

时钟电路设计概述-数字电路设计2010-09-10 | 阅：  转：  |  分享    本文一般性地讲解了数字电路设计中的时钟电路设计，包括有源晶振，无源晶振，时钟缓冲器，并探讨了有关EMC，端接电阻和信号完整性的设计要点
linuxheik·2013-05-31 10:00

100条估计信号完整性效应的经验法则

经验法则只是一种大概的近似估算，它的设计目的是以最小的工作量，以知觉为基础找到一个快速的答案。经验法则是估算的出发点，它可以帮助我们区分5或50，而且它能帮助我们在设计的早期阶段就对设计有较好的整体规划。在速度和精度的权衡之间，经验法则倾向于速度，但它并不是很准确。当然，不可以盲目的使用经验法则，它必须基于对基本理论的深刻了解和良好的工程判断能力。当精确度很重要时，例如在设计中某个数值偏离百分之几
qwertyuj·2013-01-03 09:00

100条使信号完整性问题最小化的通用设计原则

No.1网络信号质量问题最小化 策略---保持信号在整个路径中感受到的瞬态阻抗不变。 设计原则：1．使用可控之阻抗布线。2．理想情况下，所有的信号应使用低电平平面作为参考平面。3．若使用不同的电压平面作为信号的参考平面，则这些平面之间必须是紧耦合。为此，用最薄的介质材料将不同的电压平面隔开，幷使用多个传感量小的去耦合电容。4．使用2D场求解工具计算给定特性阻抗的叠层设计规则，其中包括阻焊层和布线厚
qwertyuj·2013-01-03 09:00

S3C6410 电路板设计(二)

布线之前最好进行关键信号的仿真，protel是不能进行信号完整性仿真的，还好ca
fengyee_zju·2012-12-03 21:00

高速PCB 设计中终端匹配电阻的放置

1引言随着半导体工艺的快速发展，信号上升时间愈来愈短，导致信号完整性问题日
lqxandroid2012·2012-11-30 08:00

《micro2440开发》第四章：micro2440简介

  micro2440核心板采用6层板设计，并使用等长布线以满足信号完整性要求。为了调试开发和方便调试，主要芯片放在顶层。  
tankai19880619·2012-10-16 10:00

Allegro可供产品包含L、XL和GXL三个级别

AllegroGXL产品系列提供差异化的PCB设计产品，可应对诸如高级封装协同设计及数千兆赫兹级信号完整性(SI)分析的前沿设计挑战。 Alle
minghuiw·2012-09-16 12:00

内存测试

随着时钟速率和数据传输速率不断增加和性能的提高，设计工程师必须保证系统的性能指标，或确保系统内部存储器和存储器控制设备的互操作性，存储器子系统的模拟信号完整性已成为设计工程师越来越多重点考虑的问题。
慎思·2012-08-07 14:00

Orcad 和Allegro区别

Cadence公司在收购Orcad之前，它的原理图工具叫ConceptHDL，PCB工具就是Allegro，也就是PCBEditor，另外还有SI工具（做信号完整性分析的）。     Orcad旗下有
hunhunzi·2012-06-23 23:00

TI之TMS320F28XX DSP介绍[PCB布线EMI/EMC注意点

而任何超过10MHZ的信号都将可能引发我们在原理图和PCBlayout设计过程中需要引起关注的信号完整性问题。另外，同一个芯片上同时存在低电平的模拟信号。
q553716434·2012-06-14 17:00

USB 2.0 走线要点

一个惨痛的教训，让我载抄了信号完整性分析的一段：深刻体会，钱的教训的深刻的！！ 
ywhfdl·2012-05-18 13:00

S3C6410 电路板设计(二)

布线之前最好进行关键信号的仿真，protel是不能进行信号完整性仿真的，还好c
mayaoyao11·2012-03-02 20:00

（整理）高速PCB设计理论基础

5.布线前仿真：信号完整性（SI）仿真，电源完整性（PI）仿真，时序（TIMING）仿真，电磁兼容性（EMI）仿真。6.约束驱动布局：利用前仿真得到的约束规则进行布局。7.约束驱动布线：自动布线，手
wzcqr0501·2011-11-02 21:00

Sate210（Cortex A8 S5pv210）邮票孔核心板PCB设计说明

Sate210最高运行频率1GHz，内存总线带宽频率是DDR400MHz所以PCB设计要严格遵守信号完整性与电源完整性设计原则。首先是层叠结
gooogleman·2011-10-22 21:00

IBIS模型：利用IBIS模型研究信号完整性问题

本文将介绍如何使用一个IBIS模型来提取一些重要的变量，用于信号完整性计算和确定PCB设计解决方案。请注意，该提取值是IBIS模型不可或缺的组成部分。
yd4330152763132·2011-10-05 11:00

高速电路的信号完整性分析

摘要：介绍了高速PCB设计中的信号完整性概念以及破坏信号完整性的原因，从理论和计算的层面上分析了高速电路设计中反射和串扰的形成原因，并介绍了IBIS仿真。
bh_wang·2011-07-22 15:00

老SDRAM和DDR SDRAM时序图与信号完整性仿真结合运用(2) -版本博客图片丢失，增加图片后又不能上传，shit.

 前一段时间只是以2410和6410时序图简单归纳了一下，现在将时序基础概念和详细计算过程彻底理一遍。      传播延迟    信号从缓冲器出来之后，就要经过传输线到接收终端，信号在传输线上的传输的延时我们称为传播延迟（propagationdelay），属于器件外部的延迟，它只和信号的传播速度和线长有关。    最大/最小飞行时间     飞行时间（FlightTime）参数，包括最大飞行时间
yd4330152763132·2011-07-20 18:00

移植linux的范例（芯片在linux中是没有的）--我们一般移植对象都是内核中已存在的处理器如2410 2440 6410等。

       研究高频电路大半年，主要关注在高频电路信号完整性和电源完整性，也对各种电路仿真器深入研究了一番，通过通读几本国外这方面教材对仿真软件的建模原理和仿真对象有了深入了解，不像以前用软件只是按键操作
yd4330152763132·2011-06-08 15:00

CPLD/FPGA/Verilog_高速电路设计/信号完整性的一些基本概念

1.信号完整性（SignalIntegrity）：就是指电路系统中信号的质量，如果在要求的时间内，信号能不失真地从源端传送到接收端，我们就称该信号是完整的。
yangtalent1206·2011-05-15 17:00

中兴招聘面试问题：有源晶振输出串个电阻做啥用？

1.晶振输出串电阻就来自于最小化设计，对于数字电路里最重要的时钟源部分，应该特别注意保证信号完整性，最小化设计中晶振外围电路除了电阻还要有一些其他器件。    
haozi_1989·2011-03-29 02:00

SDRAM和DDR SDRAM时序图与信号完整性仿真结合运用(2)

     前一段时间只是以2410和6410时序图简单归纳了一下，现在将时序基础概念和详细计算过程彻底理一遍。      传播延迟    信号从缓冲器出来之后，就要经过传输线到接收终端，信号在传输线上的传输的延时我们称为传播延迟（propagationdelay），属于器件外部的延迟，它只和信号的传播速度和线长有关。    最大/最小飞行时间     飞行时间（FlightTime）参数，包括最大
yd4330152763132·2011-03-11 17:00

DDR内存布线指导

DDR的工作频率很高，因此，DDR的布线（或者Layout）也就成为了一个十分关键的问题，很多时候，DDR的布线直接影响着信号完整性。下面本文针对DDR的布线问题（Layout）进行讨论。 
yd4330152763132·2011-02-28 15:00

SDRAM和DDR SDRAM时序图与信号完整性仿真结合运用(1)

   研究信号完整性有一段时间了，也看过各种各样信号完整性的书籍，先前关注之处在于为没有具体对象的信号完整性方面，在本人实际工作中与信号完整性相关就是ARM芯片和SDRAM(包括DDR)之间的信号。
yd4330152763132·2011-02-23 18:00

转载：FPGA的GTP信号PCB布线要点

http://xilinx.eetop.cn/viewnews-454千兆位级串行I/O技术有着极其出色的优越性能，但这些优越的性能是需要条件来保证的，即优秀的信号完整性。
mccrocodile·2011-02-19 13:00

S3C2410 内存连接方法的深入研究

 我想，很多的朋友包括一些刚入门，或者是刚从事嵌入式开发的工程师，都会对内存这一块不知所措吧，先抛开信号完整性不说，单从内存的原理以及与主芯片的连接，就已经大伤脑筋了，而很多朋友虽然已经开发出了可以使用的硬件电路板
magicboa·2011-01-05 22:50

信号完整性：PCB走线宽度变化产生的反射

信号完整性：PCB走线宽度变化产生的反射时间:2009-04-2117:29来源:未知作者:于博士点击:6093次        在进行PCB布线时，经常会发生这样的情况：走线通过某一区域时，由于该区域布线空间有限
yd4330152763132·2010-10-18 16:00

指定信号电平和指定驱动强度

电流太大会带来过冲等信号完整性问题。修改方法依然
xufuyuan·2010-06-24 11:00

信号完整性之：单一网络信号质量

http://blog.sina.com.cn/s/blog_5fe66f090100ezgn.html 蛇形线是Layout中经常使用的一类走线方式。其主要目的就是为了调节延时，满足系统时序设计要求。设计者首先要有这样的认识：蛇形线会破坏信号质量，改变传输延时，布线时要尽量避免使用。但实际设计中，为了保证信号有足够的保持时间，或者减小同组信号之间的时间偏移，往往不得不故意进行绕线。那么，蛇形线对
yd4330152763132·2010-03-29 09:00

四层板设计方案分析

这种方案可得到较好的信号完整性，对于电磁兼容性能来说并不是很好。主要注意：地层放在信号最密集的信号层的相连层，增大板
churenxh·2009-10-08 13:00

LVDS与PECL、LVPECL、CML、RS-422及单端器件之间的接口设计

低电压差分信号(LVDS)在对信号完整性、低抖动及共模特性要求较高的系统中得到了广泛的应用。本文针对LVDS与其他几种接口标准之间的连接，对几种典型的LVDS接口电路进行了讨论。
hitlerisyou·2009-03-08 21:00

PCB技巧

1.信号完整性（SignalIntegrity）：就是指电路系统中信号的质量,如果在要求的时间内,信号能不失真地从源端传送到接收端,我们就称该信号是完整的。
bird67·2008-11-02 18:00

] FPGA设计需注意的方方面面

不管你是一名逻辑设计师、硬件工程师或系统工程师，甚或拥有所有这些头衔，只要你在任何一种高速和多协议的复杂系统中使用了FPGA，你就很可能需要努力解决好器件配置、电源管理、IP集成、信号完整性和其他的一些关键设计问题
zhongrg·2008-03-17 20:00

信号完整性问题及其解决方法

来源:电子产品世界   信号完整性(SignalIntegrity)是指信号未受到损伤的一种状态,它表示信号质量和信号传输后仍保持正确的功能特性。
BackStrokeFish·2007-05-17 15:00

基于信号完整性分析的高速数字PCB 的设计方法

  本文介绍了一种基于信号完整性计算机分析的高速数字信号PCB板的设计方法。
BackStrokeFish·2007-05-17 15:00

基于信号完整性分析的高速数字PCB 的设计方法

本文介绍了一种基于信号完整性计算机分析的高速数字信号PCB板的设计方法。
bekars·2006-10-29 21:00

基于信号完整性分析的高速数字PCB 的设计方法

本文介绍了一种基于信号完整性计算机分析的高速数字信号PCB板的设计方法。
isiqi·2006-10-29 21:00
上一页 2 3 4 5 6 7 8 9 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他