千兆phy

FPGA开发——Ethernet

1.1Xilinx官方参考资料xapp1026（LightWeightIPApplicationExamples）【LWIP协议栈】ug585/ch16GigabitEthernetController【PS端实现千兆网
flyaway_2019·2020-07-06 06:38

STM32CubeMx + LWIP（实现UDP组播/MQTT/热插拔）系列 一 ----- CubeMx配置

具体：MCU是STM32F107，PHY为DP83848，接口为RMII。若使用其他芯片，只可作为参考。时钟配置DP83848使用的时钟来源为MCU提供。DP83848可支持10M/100M的线速。
Moliam!·2020-07-06 06:49

交换机选型

背板带宽计算方法：端口数端口速度2=背板带宽，以华为S1724G为例，该款交换机有24个千兆口。背板带宽=2410002/1000=48Gbps。背板带宽≤标称背板带宽，那么交换
十月十日天将明·2020-07-06 04:43

petalinux挂载88e1512、88e1111及base-t、base-x转换

1.框图版本：vivado2018.2这时一个以太网交换模块设计框图，采用zynq实现，其中ps外接88e1512，pl外挂4路phy88e1111实现，一个88e1111实现base-t、base-x
weixin_43189165·2020-07-06 04:17

Uboot-2015.04版修改ksz9031驱动

嵌入式Linux网络解决方案：I.MX6内部有个以太网MAC外设，也就是ENET，需要外接一个PHY芯片来实现网络通信功能，也就是内部MAC+外部PHY芯片的方案。
蓁叶·2020-07-06 04:39

一文带你从操作系统层面理解Linux下的网络IO模型！

千兆网卡读数据：微妙级别。1微秒=1000纳秒，网卡比内存慢了千倍。磁盘读数据：毫秒级别。1毫秒=10万纳秒，硬盘比内存慢了10万倍。
weixin_41663412·2020-07-06 03:37

树莓派4B入门：系统安装（没有外接鼠标键盘显示屏）

树莓派4B的主要功能包括高性能64位四核处理器，通过一对micro-HDMI端口支持分辨率4K的双显示屏，4Kp60的硬件视频解码，4GB的RAM，双频2.4/5.0GHz无线局域网，蓝牙5.0，千兆以太网
酒德麻鹅·2020-07-06 02:01

ZigBee协议简介(一)

ZigBee协议简介(一)注意：在没有确切把握的情况下，不要试图去改变这些网络参数这是一篇在听课中写的博客,较为凌乱文章目录ZigBee协议简介(一)物理层（PHY）规定了什么能用来干嘛MAC层（媒体接入控制层
hhhhorrible·2020-07-06 02:02

STM32F4+FreeRTOS+FreeRTosTcpIp移植教程

硬件是stm32F407最小系统（内带phy控制器），所以还需要一个phy芯片，选了DP83848这款不带协议栈的芯片。
洋可可·2020-07-06 01:36

【重新发布，代码开源】FPGA设计千兆以太网MAC（1）——通过MDIO接口配置与检测PHY芯片...

原创博客，转载请注明出处：【重新发布，代码开源】FPGA设计千兆以太网MAC（1）——通过MDIO接口配置与检测PHY芯片-没落骑士-博客园https://www.cnblogs.com/moluoqishi
weixin_34380296·2020-07-06 01:35

千兆网卡带宽测试

本文以千兆网卡Bcom5720进行测试，环境CentOS6.4x64在两台机器上分别安装iperfyuminstalliperf--enablerepo=epel在其中一台以服务端方式启动，并开放防火墙
weixin_34354945·2020-07-06 01:58

载波帧听Carrier Sense

网卡芯片PHY具有上述功能。数据链路层相关技术共享介质网络从通信介质的使用方法上看，网络可分为共享介质型和非共享介质型。共享介质型网络指由多个设备共享一个通信介质的一种网络。
weixin_34342992·2020-07-06 01:43

解析rsync大文件传输慢原因以及解决方法

现实场景如下，线上环境中需要同步一个15G的文件，服务器都是千兆网卡，正常同步也就150s左右。
weixin_34336292·2020-07-06 01:38

PPS的计算方法

PPS的计算方法：1个千兆端口的线速包转发率是1.4881MPPS,百兆端口的线速包转发率是0.14881MPPS，这是国际标准，但是如何得来的呢？
weixin_34318956·2020-07-06 01:15

原创：千兆光模块和百兆光收发器的兼容问题

原因分析：核心交换机的光模块一般为千兆，不能自适应降到百兆；而光纤收发器的速率为百兆。通过单模光纤，两边传输光信号的速率不一致，导致光纤收发器无法
weixin_34234829·2020-07-06 00:22

Intel I210芯片网卡

IntelI210芯片IntelI210以太网控制器低功耗，小尺寸，单端口千兆位网络控制器，为运行严格控制的媒体流同步和缓冲提供了理想的GbE解决方案，增强网络连接性，其功能可提高嵌入式应用的性能。
weixin_34194317·2020-07-06 00:25

FPGA设计千兆以太网MAC（3）——数据缓存及位宽转换模块设计与验证

本文设计思想采用明德扬至简设计法。上一篇博文中定制了自定义MACIP的结构，在用户侧需要位宽转换及数据缓存。本文以TX方向为例，设计并验证发送缓存模块。这里定义该模块可缓存4个最大长度数据包，用户根据需求改动即可。该模块核心是利用异步FIFO进行跨时钟域处理，位宽转换由VerilogHDL实现。需要注意的是用户数据包位宽32bit，因此包尾可能有无效字节，而转换为8bit位宽数据帧后是要丢弃无效字
weixin_33860722·2020-07-05 23:43

Intel 82576网卡

基于Intel82576芯片自主研发的光纤网卡，主要有2个型号，千兆双电口网卡和千兆双光口网卡，Intel82576网卡被广泛运用在网络项目中。下面给大家想想介绍下Intel82576网卡。
weixin_33807284·2020-07-05 23:43

【小梅哥FPGA进阶学习之旅】基于Altera FPGA 的DDR2+千兆以太网电路设计

DDR2电路设计在高速大数据的应用中，高速大容量缓存是必不可少的硬件。当前在FPGA系统中使用较为广泛的高速大容量存储器有经典速度较低的单数据速率的SDRAM存储器，以及速度较高的双速率DDR、DDR2、DDR3型SDRAM存储器，DDR系列的存储器都需要FPGA芯片有对应的硬件电路结构支持。对于AlteraCycloneIV系列的FPGA，其最高支持到DDR2存储器（不支持DDR3存储器，到了C
weixin_33749242·2020-07-05 22:49

5G之前，千兆级LTE在铺路，LTE是物联网最理想的连接技术

移动通信圈子里正热的话题，莫过于5G被提上日程。在国际无线标准化机构3GPPRAN1（无线物理层）87次会议的5G短码方案讨论中，华为力推的“PolarCode（极化码）”方案，成为5G控制信道eMBB场景编码方案；高通牵头的LDPC码方案，被纳为数据信道的上行和下行短码方案。近有消息称，工信部、中国IMT-2020(5G)推进组的工作部署以及三大运营商的5G商用计划显示，2017年中国将展开5G
weixin_33722405·2020-07-05 22:39

千兆四光口网卡介绍

对于×××量网络来说，服务器应该采用千兆以太网网卡，这样才能提供高速的网络连接能力。
weixin_33720452·2020-07-05 22:35

Altera三速以太网IP核使用（下篇）--- 百兆网接口设计与使用

在使用这个MACIP核之前，首先确认下自己使用的网卡是支持千兆网卡还是百兆网卡，我自己的电脑是百兆网卡，百兆网卡只支持百兆速率的传输，要按照百兆网卡进行管脚配置。
weixin_30832351·2020-07-05 22:27

FPGA千兆网UDP协议实现

接着上一篇百兆网接口的设计与使用，我们接着来进行FPGA百兆网UDP(UserDatagramProtocol)协议的设计。1)UDP简介在此，参考博主夜雨翛然的博文“https://www.cnblogs.com/HPAHPA/p/7737531.html”关于UDP协议的简介：“UDP传输与IP传输非常类似。你可以将UDP协议看作IP协议暴露在传输层的一个接口。UDP协议同样以数据包(data
weixin_30632089·2020-07-05 21:46

STM32—LAN8720学习

LAN8720是低功耗的10/100M以太网PHY层芯片，LAN8720支持通过RMII接口与以太网MAC层通信，内置10-BASE-T/100BASE-TX全双工传输模块，以下是其特点：1、支持RMII
weixin_30619101·2020-07-05 21:05

LwIP.PHY.KSZ9031RNX

新一块板子米尔科技的z-turn使用的PHY芯片是Micrel的KSZ9031RNX而不是zedboard上的Marvell的。直接使用lwip的echoserverdemo时会报错，无法启动。
weixin_30576859·2020-07-05 21:31

ESP32 分区介绍

EspressifESP32PartitionTable#Name,Type,SubType,Offset,Size,Flagsnvs,data,nvs,0x9000,16K,otadata,data,ota,0xd000,8K,phy_init
写代码的篮球球痴·2020-07-05 20:01

ZYNQ 7000 PS和PL 信号、接口、管脚分布

PS_CLK（Systemreferenceclock）POR_RST_N（Poweronreset,activelow.）SRST_N（Debugsystemreset）DDRMemory接口USB、千兆网
技术先生·2020-07-05 20:18

基于FPGA的以太网芯片W5300的tcp/ip协议的开发

通过一个集成有TCP/IP协议和10/100M的以太网MAC和PHY的单芯片可以非常简单和快捷地实现Internet连接。W5300与主机（MCU）采用总线接口。通过直接访
always@·2020-07-05 19:03

千兆网线内网测速

千兆网线内网测速家里装修已经有段时间了，当时使用的6类线千兆网线。现在有点时间做个内网测速。
vr7jj·2020-07-05 19:55

Linux uboot下新增phy的生效流程解析（Zynq平台）

driver/net/phy/phy.c：phy_init()里通过宏CONFIG_PHY_MARVELL来初始化具体phy芯片，宏的定义在xxx_config.h中；driver/net/phy/marvell.c
躺着的树懒·2020-07-05 19:34

【分享】IAC-IMX6UL-Kit硬件说明书

采用ARMCortexA7内核，最高主频可以达528MHz；带NEON协处理器，FPU（浮点运算单元）；带24位LCD控制器和触摸屏控制器，分辨率高达1366*768；带2个具有集成PHY的USB2.0
vickycheung3·2020-07-05 19:55

MII、GMII、RMII、SGMII、XGMII、XAUI、Interlaken

它包括一个数据接口，以及一个MAC和PHY之间的管理接口(图1)。数据接口包括分别用于发送器和接收器的两条独立信道。每条信道都有自己的数据、时钟和控制信号。MII数据接口总共需16个信号。
FPGA难得一P·2020-07-05 19:50

爱立信预计全球5G用户未来将达到28亿!

目前共有797个商用4G网络已被署，其中315个已升级为LTEAdvanced，另有37个商用千兆LTE网络已经问世。
uxuepai5g·2020-07-05 19:49

zynq7020 vxWorks移植问题笔记：网卡无法ping通，phy无法识别

KSZ9031在vxWorks移植过程中无法被识别，网卡无法在vxWorks中显示且不能ping通2.网卡能在vxWorks显示后，无法ping通，打开驱动调试信息，报错hrespnotok二、解决办法1.phy
Surest·2020-07-05 18:03

EMAC和PHY层之间的关系以及在通信架构划分情况

EMAC转载2017年11月20日15:46:31149以太网卡中数据链路层的芯片一般简称之为MAC控制器，物理层的芯片我们简称之为PHY。
bangbang170·2020-07-05 17:41

ubuntu 更换国内源各大站点速度排名（江苏地区）

江苏常州电信服务器)centos.bitcomm.cn10msLupaWorld更新服务器(浙江杭州电信/联通双线服务器)mirror.lupaworld.com14ms网易163更新服务器(广东广州电信/联通千兆双线接入
码中仙者·2020-07-05 17:45

以太网PHY是什么?

PHY是物理接口收发器,它实现物理层.IEEE-802.3标准定义了以太网PHY.包括MII/GMII(介质独立接口)子层,PCS(物理编码子层),PMA(物理介质附加)子层,PMD(物理介质相关)子层
乔克sw·2020-07-05 17:49

Intel Edison arduino代码驱动OLED(SSD1306)

发现GitHub上都是XDK和phy写的SSD1306驱动程序，只好自己来了。
PeterrrWang·2020-07-05 17:13

stm32 以太网 LWIP TFTP IAP 远程升级

本例采用的PHY层芯片是DP83848，相当于物理层，STM32F107自带的MAC层相当于数据链路层，而LWIP协议栈提供的就是网络层、传输层的功能，应用层是需要我们自己根据自己想要的功能去实现的。
阳光守望者Coder·2020-07-05 17:37

以太网ethernet MAC RGMII的一点总结

token=1d4a7f4baa27e97a背景定义12pins，数量少，成本低，频率要求高ctrl+phy的结构，是常见高速接口的结构形式。phy可以外置。
亓磊·2020-07-05 16:09

xilinx mii to rmii核使用

在使用AXI1G/2.5GEthernetSubsystem若要使用rmii接口的phy则需要使用xilinxmiitormii的ip核，如下图：需要说明：rmii接口的时钟系统和mii接口并不一样，rmii
时光-易逝·2020-07-05 16:09

基于rv1108的以太网PHY层芯片LAN8720A的使用简介

lan8720a的系统框图：以下是lan8720a的芯片的内部架构框图：lan8720a的芯片引脚的描述：实际项目中硬件的连接：rv1108部分的原理图：lan8720部分的原理图：从原理图上来看，lan8720a的引脚LED1/REGOFF是处于悬空状态，使用了lan8720a芯片内部集成的1.2V稳压器。引脚RXER/PHYAD0直接接到芯片的MAC_RXER，没有外接上拉电阻，使用的是芯片内
酸菜鱼的鱼·2020-07-05 15:55

STM32 F7xx + LAN8720+LWIP1.4.1调试坑点记录

最近项目组要用STM32F765开发一个UDP通信的项目PHY用的是LAN8720协议栈LWIP1.4.1HAL库版本为1.15.0网口用的是HR911105A电路图和这个博主一样STM32F407VGT6
TS喜欢做笔记·2020-07-05 15:50

关于MIPI协议（一）——物理层D-PHY总结

关于MIPI协议（一）——物理层D-PHY总结通读了一下MIPI物理层D-PHY的规格书，拿掉了规格书中一些冗余繁复的部分，留下了一些比较重要的内容，现总结如下：规格书中前部分章节大篇幅论述了D-PHY
小棋学编程·2020-07-05 14:05

千兆以太网的物理层

千兆以太网的物理层分为物理编码子层PCS（PhysicalCodingSublayer）、物理介质连接子层PMA（PhysicalMediumAttachment）和物理介质相关子层PMD（PhysicalMediumDependent
tangtang_yue·2020-07-05 14:54

linux PHY驱动

本文参考3.17版本的内核，结合TI的cpsw驱动(但去掉cpsw大部分代码，保留phy相关的)，追踪一下通用PHY驱动。文中使用函数及主要功能语句的形式给出调用过程。
李迟·2020-07-05 13:25

全硬件TCP/IP协议栈学习笔记（第四天：全硬件TCP/IP协议模块学习）

一.MAC+PHY方案所谓的TCP/IP协议栈是一系列网络协议的统称，不仅包括我们熟知的TCP协议和
公共号Trustintruth找代码·2020-07-05 13:53

飞凌小课堂-RK3399开发板 linux双千兆网口方案-RTL8153

平台：飞凌OK3399-C系统：Linux（linux4.4.189+buildroot）方案：开发板原生网口+绿巨能LJN-HB0004（RTL8153)Linux4.4.189默认集成了RTL8152usb转网口的驱动，内核编译选项如下：OK3399-linux-source/kernel/drivers/net/usb/r8152.c当开发板插入usb接口的RTL8153模块，系统没有识别该
spear800·2020-07-05 13:17

群晖NAS使用SMB加快传输速度（非链路聚合）

对于家庭和个人用户来说链路聚合并不是他们想要的，其中的瓶颈是单根千兆网线的最大传输速度100MB/s.那么如何实实在在的用到群晖多个网口带来的好处来提高文件读写速度呢？
ChenGarden·2020-07-05 12:32

以太网介绍及硬件设计

1.以太网MAC和PHY1.1MAC介绍MAC(MediaAccessControl)即媒体访问控制层协议。MAC由硬件控制器及MAC通信协议构成。
结界很厚·2020-07-05 12:54
上一页 47 48 49 50 51 52 53 54 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他