试用D触发器和必要的门电路设计能产生如下时序图波形的时序逻辑电路(二〇二〇年山东大学数字电路906综合题第8题)(全网第一手资料)
(15分)8.请用D触发器和必要的门电路,设计能产生上图示时序图波形的电路.注:上图中自上而下为P4、P3、P2、P1、Q1、Q0.在真题中,只给出了CLK、P4、P3、P2、P1的波形图,这无疑增加了设计难度.拿到时序图,先自左到右观察各输出变量的取值情况,发现在一次变化周期中,只有一个输出变量为高电平,其余都为低电平.再仔细观察,会发现每个输出引脚的脉冲宽度≠CLK脉冲的周期(这一点相当重要)