牛客Verilog习题集

FPGA入门学习之Vivado-数码管驱动设计实验

通过本实验，您将学习如何使用FPGA来控制数码管的显示，并编写相应的Verilog代码。实验准备：Vivado软件的安装和配置。FPGA开发板（如Xilinx的Basys3）。
ZdqDeveloper·2025-01-28 20:45

基于 FPGA 的简易 OFDM 系统 Verilog 实现

基于FPGA的简易OFDM系统Verilog实现介绍OFDM（正交频分复用）是一种广泛应用于无线通信系统的多载波调制技术，用于提升数据传输效率和抗干扰能力。
鱼弦·2025-01-28 13:21

题解 | #武汉工程大学第六届ACM程序设计竞赛（同步赛）#

#牛客帮帮团来啦！有问必答(50227)#牛客帮帮团来啦！有问必答#25届双非java后端求助。
2301_79125431·2025-01-28 12:49

每日一道算法题 成绩排序

题目成绩排序_牛客题霸_牛客网(nowcoder.com)Pythonn=int(input())flag=int(input())ans=[]for_inrange(n):name,score=input
BraveOxCow·2025-01-28 12:47

学习yosys(一款开源综合器)

安装sudoapt-getinstallyosys#ubuntu22.04仓库里面是yosys-0.9sudoinstallxdot创建脚本show_rtl.ysread_verilogcpu.vhierarchy-topcpuproc
qq85058522·2025-01-28 05:57

JavsScript牛客网华为机试(11-20)题解

牛客网华为机试题解JavaScript版本华为机试第11-20题解答（js）11.数字颠倒12.字符串反转13.句子逆序14.字符串排序15.求int型数据在内存中存储时1的个数16.购物单17.坐标移动
萌神7号·2025-01-26 21:46

Verilog边沿检测

edge_check.vmoduleedge_check(inputclk,inputin,outputneg_edge,outputpos_edge);regr1=1'd0;regr2=1'd0;assignneg_edge=(~r1)&r2;assignpos_edge=r1&(~r2);always@(posedgeclk)beginr1<=in;r2<=r1;endendmoduletb.
csdn_gddf102384398·2025-01-26 20:40

牛客小白月赛109 A-C

A-Onewan的疑惑题目描述Onewan有一天知道了19 260 817和114 514这两个奇妙的数字。他想知道在小于等于n的正整数中有多少个数x，使得下式成立：x+(19 260 817)≥n−(114 514)他算不出来答案所以想请你帮帮他。输入描述:在一行上输入一个整数n(1≤n≤1e9)代表所给定的上限。输出描述:在一行上输出一个整数，代表满足题意的x的数量。示例1输入2输出2示例2输
今天_也很困·2025-01-25 19:22

牛客网面试必刷TOP101-03二叉树BM40 重建二叉树

描述给定节点数为n的二叉树的前序遍历和中序遍历结果，请重建出该二叉树并返回它的头结点。例如输入前序遍历序列{1,2,4,7,3,5,6,8}和中序遍历序列{4,7,2,1,5,3,8,6}，则重建出如下图所示。提示:1.vin.length==pre.length2.pre和vin均无重复元素3.vin出现的元素均出现在pre里4.只需要返回根结点，系统会自动输出整颗树做答案对比数据范围：n≤20
bingw0114·2025-01-25 15:20

每日OJ_牛客_小红的子串_滑动窗口+前缀和_C++_Java

目录牛客_小红的子串_滑动窗口+前缀和题目解析C++代码Java代码牛客_小红的子串_滑动窗口+前缀和小红的子串描述：小红拿到了一个长度为nnn的字符串，她准备选取一段子串，满足该子串中字母的种类数量在
GR鲸鱼·2025-01-24 22:45

Verilog呼吸灯项目实战指南

本文还有配套的精品资源，点击获取简介：本项目“breathLED.zip”详细介绍了利用Verilog硬件描述语言实现呼吸灯效果的完整流程。
酸甜草莓二侠·2025-01-24 04:51

[读书日志]8051软核处理器设计实战（基于FPGA）第六篇：8051软核处理器指令支持添加（verilog）

5.4为主体程序添加指令接下来我们来为主体程序添加指令。在开始之前，我们有必要先把目前的代码展示出来：//`defineTYPE8052moduler8051(inputwireclk,inputwirerst,inputwirecpu_en,inputwirecpu_restart,outputregrom_en,outputreg[15:0]rom_addr,inputwire[7:0]rom
JoneMaster·2025-01-23 08:27

FPGA USB2.0串口通信项目设计与实现

本文还有配套的精品资源，点击获取简介：本项目主要围绕FPGA（Field-ProgrammableGateArray）和Verilog语言，实现USB（通用串行总线）2.0标准的串口通信功能。
瞬泉·2025-01-23 01:55

FPGA开发中的团队协作：构建高效协同的关键路径

一、团队成员角色与职责FPGA工程师核心设计：负责FPGA的逻辑设计与代码实现，依据项目需求，运用硬件描述语言（如Verilog或VHDL）完成模块功能编写。
whik1194·2025-01-22 22:03

自己动手写CPU - 1

电脑,手机,单片机,都有一个核心部件:CPU.今天开始学verilog,就尝试一下动手写一个可以工作的CPU.目标就是可以计算从1加到10等于几?
qq85058522·2025-01-20 19:47

【自用】Verilog笔记

一、语法1、模块moduletest(A,B,C,D,F1,F2);//test为模块名inputA,B,C,D;//输入端口，默认为wire类型信号，一般都是wireoutputF1,F2;//输出端口，默认wirewireF1;//连线reg[2:0]F2;//3bit寄存器endmodulemoduletop_module(inputa,inputb,outputout);//模块实例化语法
QCCX_bY·2025-01-20 18:01

【MySQL 的 ONLY_FULL_GROUP_BY 模式】

引言：作为一个菜鸟，当写sql中涉及到groupby这样简单的语句时，也会出现问题，我在牛客网上做sql题时，总报这个错：ONLY_FULL_GROUP_BY到底是什么东西呢？今天写篇文章解释一下。
m0_74823336·2025-01-18 20:46

[Mac + Icarus Verilog + gtkwave] Mac运行Verilog及查看波形图

目录1.MAC安装环境1.1IcarusVerilog编译1.2gtkwave查看波形2.安装遇到的问题2.1macOScannotverifythatthisappisfreefrommalware2.2gtkwave-binisnotcompatiblewithmacOS14orlater3
Xminyang·2025-01-18 05:52

Verilog中阻塞赋值和非阻塞赋值的区别？

阻塞赋值“=”对应组合逻辑电路赋值（无存储功能，立即赋值），并且会阻塞后面的赋值操作，非阻塞赋值“<=”对应时序逻辑电路赋值（有存储功能），所有非阻塞赋值操作在同一时刻进行赋值。下面分别通过vivado综合不同情况赋值的代码。第一种：在时序逻辑电路中使用阻塞赋值，通过综合后的电路可以看出非阻塞赋值综合出来的电路时立即执行赋值操作，和组合逻辑电路特性一致，无缓存功能，out_o直接被优化掉了。alw
张小侃·2025-01-18 03:01

FPGA Verilog 阻塞赋值和非阻塞赋值

阻塞赋值和非阻塞赋值的区别阻塞赋值阻塞赋值（=）必须是阻塞赋值完成后，才进行下一条语句的执行；赋值一旦完成，等号左边的变量值立即变化。串行，立即生效。如b=a;赋值语句执行完后,块才结束。b的值在赋值语句执行完后立刻就改变的。可能会产生意想不到的结果。非阻塞赋值非阻塞赋值（<=），在赋值开始时计算表达式右边的值，在本次仿真周期结束时才更新被赋值变量，即赋值不是立即生效的；非阻塞赋值允许块中其他语句
杭州秃头程序猿·2025-01-18 02:57

分频器code

不管是分频还是倍频，都通过PLL实现或者用verilog描述实现。我们用ver
一条九漏鱼·2025-01-18 02:24

verilog中的阻塞赋值和非阻塞赋值的仿真

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、阻塞赋值语句二、非阻塞赋值语句总结前言Verilog中的赋值语句类型主要分为两类，阻塞赋值语句和非阻塞赋值语句，关于赋值赋值语句和非阻塞赋值语句的区别
DL_Zl·2025-01-18 01:18

GDPU JavaWeb 大结局篇

目录实验复习代码模板课后巩固习题课件精简版GDPUJavaWeb程序设计复习，习题集，重点知识总结，一篇就够了。实验复习JavaWeb代码复习，在专栏也可查阅。
孑么·2025-01-17 18:49

(179)时序收敛---＞(29)时序收敛二九

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛二九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:32

(180)时序收敛---＞(30)时序收敛三十

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:31

(158)时序收敛---＞(08)时序收敛八

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛八（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(159)时序收敛---＞(09)时序收敛九

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(160)时序收敛---＞(10)时序收敛十

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(153)时序收敛---＞(03)时序收敛三

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:01

(121)DAC接口---＞(006)基于FPGA实现DAC8811接口

1目录（a）FPGA简介（b）IC简介（c）Verilog简介（d）基于FPGA实现DAC8811接口（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL
FPGA系统设计指南针·2024-09-16 07:01

FPGA复位专题---（3）上电复位？

1目录（a）FPGA简介（b）Verilog简介（c）复位简介（d）上电复位？
FPGA系统设计指南针·2024-09-16 07:31

(182)时序收敛---＞(32)时序收敛三二

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三二（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:29

每日OJ_牛客_马戏团（模拟最长上升子序列）

目录牛客_马戏团（模拟最长上升子序列）解析代码牛客_马戏团（模拟最长上升子序列）马戏团__牛客网搜狐员工小王最近利用假期在外地旅游，在某个小镇碰到一个马戏团表演，精彩的表演结束后发现团长正和大伙在帐篷前激烈讨论
GR鲸鱼·2024-09-16 04:10

【华为OD机试真题 python】输出指定字母在字符串的中的索引【2022 Q4 | 100分】

前言《华为OD笔试真题python》专栏含华为OD机试真题、华为面试题、牛客网华为专栏真题。如果您正在准备华为的面试，或者华为od的机会，有任何想了解的可以私信我进行交流。
无痕de泪·2024-09-15 16:37

Quartus sdc UI界面设置（二）

1.在Quartus软件中，导入verilog设计之后，打开Tools/TimeQuestTimingAnalyzer界面大致分为上下两部分，上半部分左侧显示Report、Tasks，右侧显示欢迎界面；
落雨无风·2024-09-15 10:49

C语言暑假学习刷题——Day4

循环的理解考点二：while循环和循环嵌套的理解考点三：break在switch语句中的应用考点四：升序插入排序算法的应用考点五：循环嵌套的理解编程题【leetcode题号：645.错误的集合】【难度：简单】【牛客网题号
奋斗小温·2024-09-15 04:06

大二上学期详细学习计划

本学习完成目标：项目：书籍：《mysql必知必会》《java核心技术卷》（暂时）加强JavaSE的学习，掌握Java核心Mysql+sql（把牛客上的那50道sql语句题写完）git+maven完成springboot
学会沉淀。·2024-09-13 23:24

牛客Verilog语法刷题Day 1

校验器的输入是由原始数据位和校验位组成对于奇偶校验，若合法编码中奇数位发生了错误，也就是编码中的1变成0或0变成1，则编码中1的个数的奇偶性就发生了变化，从而可以发现错误，但不能检测出是哪些位出错。对于一个设置为50MHz的移位寄存器，把16左移到128，需要（）nsA.30B.40C.50D.60本题答案选D,从16到128需要3位，50MHz的时钟为20ns，移动3位则为60ns时间(s)=1
SAChemAdvance·2024-09-13 03:47

连续发送多个数据（uart串口RS232协议/verilog详细代码+仿真）

写在前言以下内容详细源文件，已经上传个人主页资源，需要自取~目录写在前言需求分析UART简介整体架构流程小结需求分析使用串口（rs232协议）间隔1s连续发送16byte的数据。由于每次发送的数据只有8bit，16byte=128bit，所以要发送16帧。UART简介这里实验所使用的参数有：rs232通信协议+9600bps+quartus18.0+modelsim2020异步通信：UART是一种
勇敢牛牛（FPGA学习版）·2024-09-12 22:45

暑期破防实录——捡漏腾讯

不用再机械地刷新牛客动态，而不知道自己到底想要什么。原来就只是这种感觉，周围的一
沈七QWQ·2024-09-12 21:04

牛客小白月赛99（上）

材料打印题目描述登录—专业IT笔试面试备考平台_牛客网运行代码#includeusingnamespacestd;intmain(){intT;cin>>T;while(T--){longlonginta
筱姌·2024-09-12 19:52

牛客周赛 Round 13 解题报告 | 珂学家 | 乘法原理场 + BFS上组合 + 众数贪心

题解|#简单计算器##includeintmain(){doublea,b;charoperate;scanf(&迈瑞医疗一面等了面试官十几分钟，更气人在后面上来自我介绍完了就让开始做题。。。题不算很难，做完了之后，讲了下思路，后面根据简历提问。一分钟简单介绍下实习做的东西，我说到一半经纬恒润Java开发一面时长：35min1.聊项目2.gc3.线程共享私有4.类加载过程5.I/O相关6.Spri
Buoluochuixue·2024-09-12 17:45

牛客周赛 Round 58

D好好好数题目大意：定义k-好数为：可以表示为若干个不同的k的整次幂之和的数字例如30=3^3+3^1,30是一个3-好数给定一个数n，n最少可以表示成几个k-好数的和赛事错误思路：将n转化为k进制，然后将数位上的数字求和，当时想的是求n转换为n个k的整次幂的数正解：k进制数位上的最大值即为解，因为一个k-好数可以表示为多个k的整次幂的和，比如三进制下1010，可用（1000+10）两个k的整次幂
Pown_ShanYu·2024-09-12 17:14

牛客周赛 Round 58（下）

能做到的吧题目描述登录—专业IT笔试面试备考平台_牛客网运行代码#include#includeusingnamespacestd;stringfindMax(strings){intn=s.length
筱姌·2024-09-12 17:44

牛客错题集3，前端开发结构

在Thread中有一个成员变量ThreadLocals，该变量的类型是ThreadLocalMap,也就是一个Map，它的键是threadLocal，值为就是变量的副本。通过ThreadLocal的get()方法可以获取该线程变量的本地副本，在get方法之前要先set,否则就要重写initialValue()方法。ThreadLocal的使用场景：数据库连接：在多线程中，如果使用懒汉式的单例模式创
卖家导航·2024-09-10 18:15

2024牛客暑期多校训练营2 H Instructions Substring

链接：登录—专业IT笔试面试备考平台_牛客网来源：牛客网题目描述Redstandsatthecoordinate(0,0)(0,0)(0,0)oftheCartesiancoordinatesystem.Shehasastringofinstructions
数学收藏家·2024-09-10 14:50

2024牛客5

E.安题意：May和Ray都有n个骑士，两人的骑士对立站。轮流（May先选）选一个骑士攻击对面的骑士，被攻击骑士生命值-1.问最后May的骑士能活几个人。题解：比较两人的骑士生命值，如果生命值相等，优先攻击的骑士存活，所以生命值相等的骑士有一半可以是May先攻击，其余的骑士生命值大的存活代码：#include#defineintlonglong#definePIIpair#definerep(i,
abTao_lx·2024-09-10 10:25

记一次体验糟糕的牛客网小白赛

只想哭。还是想哭。马上就要比赛了你在干什么啊。你还是想像高三那样吗。数学考了九十几在那哭。父母安慰了你转眼又打开了游戏。真是可笑。你说你会不会有什么成绩。无果的拷问心灵，无果的回忆轮回。
风间负能·2024-09-10 09:24

大数据面试刷题

牛客网（牛客网-找工作神器|笔试题库|面试经验|实习招聘内推，求职就业一站解决_牛客网）：牛客网是国内内容超级丰富的IT题库，不仅提供了大量的面试题，还涵盖了笔试题库、面试经验分享、实习招聘内推等多个方面
陈吉俊·2024-09-09 03:43

第11周作业---HLS编程环境入门

目录HLS概念HLS是什么HLS与VHDL/Verilog有什么关系?
pss_runner·2024-09-08 09:41
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他