菜鸟FPGA

ElasticSearch-文档元数据&乐观并发控制

果真官方文档才是最好的“菜鸟教程”。贴上官方文档：Elasticsearch:权威指南-基础入门什么是文档？Elasticsearch中，术语文档有着特定的含义。它是指最
互联网民工蒋大钊·2025-01-27 09:41

罗技Ghub配置文件压枪编程——仅供学习

G-seriesLuaAPI文档GHUB软件编程实例如何导入配置文件参考文档和基础C语言基础尽管我们基本只需要使用罗技现成的接口简单的编程，但编程所使用的lua脚本语言基于C语言开发，仍需掌握编程语言的基本语法，可参考C语言菜鸟教程
Fortunate瑞·2025-01-27 06:21

Python标准库 - re -- 正则表达式 (2)

参考：re---正则表达式操作—Python3.12.0文档正则表达式指南—Python3.12.0文档正则表达式–教程|菜鸟教程(runoob.com)正则表达式——7种免费测试工具_正则表达式测试工具
tony_dr·2025-01-27 05:11

FPGA实现图像处理算法的创新点

以下是FPGA（现场可编程门阵列）实现图像处理算法的一些创新点：一、并行处理能力大规模并行运算创新点描述：FPGA具有丰富的逻辑资源，可以构建大量的并行处理单元。
芯作者·2025-01-26 22:22

PCIE模式配置

对于VU系列FPGA，当DMA/BridgeSubsystemforPCIExpressIP配置为Bridge模式时，等同于K7系列中的AXIMemoryMappedToPCIExpressIP。
yundanfengqing_nuc·2025-01-26 21:48

立创逻辑派FPGA-G1开发板，搭载国产高云GW2A-LV18，融合GD32F303的M4内核。提供入门资料和近百款模块移植案例、步骤清晰的教程帮助初学者更快地掌握FPGA基础知识。

简介：立创逻辑派FPGA-G1开发板，搭载国产高云GW2A-LV18，融合GD32F303的M4内核。提供入门资料和近百款模块移植案例、步骤清晰的教程帮助初学者更快地掌握FPGA基础知识。
嵌入式程序员小刘·2025-01-26 14:53

FPGA 使用 CLOCK_DEDICATED_ROUTE 约束

使用CLOCK_DEDICATED_ROUTE约束CLOCK_DEDICATED_ROUTE约束通常在从一个时钟区域中的时钟缓存驱动到另一个时钟区域中的MMCM或PLL时使用。默认情况下，CLOCK_DEDICATED_ROUTE约束设置为TRUE，并且缓存/MMCM或PLL对必须布局在相同的时钟区域中。注释：在使用UltraScale器件工作时，勿在端口直接驱动的网络上应用CLOCK_DEDIC
cckkppll·2025-01-26 14:51

Python中的HTTP请求：从菜鸟到高手的全面指南

目录一、HTTP请求基础知识二、Python中的HTTP请求库安装requests库使用requests库发送HTTP请求GET请求POST请求PUT请求DELETE请求三、处理HTTP响应获取状态码获取响应头获取响应体四、高级技巧与实践使用连接池设置请求头处理Cookies和Session错误处理设置超时时间使用代理HTTP认证五、高级功能与实践自定义请求头文件上传流式响应处理重定向SSL证书验
傻啦嘿哟·2025-01-26 08:39

GFPGAN - 腾讯开源的图形修复算法修复算法

GFPGAN是腾讯开源的人脸修复算法，它利用预先训练好的面部修复算法，并且封装了各种丰富多样的先验因素进行盲脸(blindface)修复，可以对老照片进行很好的修复。
小众AI·2025-01-25 18:44

信息学/计算机系各种网站（学习资源、常用工具及其他）

USTC飞跃网站计算机保研技术新闻HackerNewsTheHackerNewsTechCrunchArsTechnicaMITNews技术博客日更技术雷达学习资源CS清华计算机系学生科协技能引导文档菜鸟教程北大
一只贴代码君·2025-01-24 22:12

python笔记（3）(re库和pandas库)

参考链接：Python正则表达式|菜鸟教程(runoob.com)1、re库，python正则表达式正则表达式是一个特殊的字符序列它能帮助你检查一个字符串是否与某种模式匹配。
Techer_Y·2025-01-24 21:05

FPGA在空间领域应用的权衡之道

去年10月30日，紫光国微在投资者关系活动中表示，对FPGA产品的国产化率以及未来价格压力趋势的答复是，除了个别品类外，FPGA领域已基本完成国产化替代。
forgeda·2025-01-24 19:21

QUARTUS使用之2： signaltap笔记

signaltap笔记时间：2019年10月23日地点：苏州前言之前一直使用chipscope有四年时间，习惯了ISE的CDC使用，我个人的习惯是当FPGA编译时间小于十五分钟时，更愿意使用在线逻辑分析仪
weixin_39274156·2025-01-24 05:53

Verilog呼吸灯项目实战指南

从Verilog基础到C语言仿真，再到实际的Verilog仿真、工程建立和硬件烧录，详细讲述了在FPGA设计中的每个关键步骤。
酸甜草莓二侠·2025-01-24 04:51

基于FPGA的DDS设计

文章目录目标一、DDS电路核心RTL1.设计一个DDS的核心RTL代码。2.使用Matlab生成DDS的波表ROM3.验证目标二、DDS开发板测试平台1.使用Quartus的SignalTAP观察DDS的输出波形2.导出SignalTAP的捕获数据至电脑（生成List文件）3.用UltraEdit的列操作模式编辑数据格式。（matlab变量定义）4.使用Matlab分析DDS生成的正弦信号的频谱纯
Squirrels43·2025-01-24 03:43

Go微服务十二 Go使用nacos 注册服务，服务发现

一条主写Go和PHP的小菜鸟。平常有时间喜欢自己写点东西，如有不对的地方，欢迎大佬指点。
太阳上的雨天·2025-01-23 17:03

[读书日志]8051软核处理器设计实战（基于FPGA）第六篇：8051软核处理器指令支持添加（verilog）

5.4为主体程序添加指令接下来我们来为主体程序添加指令。在开始之前，我们有必要先把目前的代码展示出来：//`defineTYPE8052moduler8051(inputwireclk,inputwirerst,inputwirecpu_en,inputwirecpu_restart,outputregrom_en,outputreg[15:0]rom_addr,inputwire[7:0]rom
JoneMaster·2025-01-23 08:27

国内优秀的FPGA设计公司主要分布在哪些城市？

近年来，国内FPGA行业发展迅速，随着5G通信、人工智能、大数据等新兴技术的崛起，FPGA设计企业的需求也迎来了爆发式增长。很多技术人才在求职时都会考虑城市的行业分布和发展潜力。
博览鸿蒙·2025-01-23 08:23

基于FPGA的简易RLC测量仪设计与实现

本文将详细探讨简易RLC测量仪的设计与实现，特别关注其自动换档测量技术和采用的FPGA技术。FPGA提供并行处理能力和高速运算，能够快速响应测量信号并调整测量范围。
耄先森吖·2025-01-23 01:56

FPGA USB2.0串口通信项目设计与实现

本文还有配套的精品资源，点击获取简介：本项目主要围绕FPGA（Field-ProgrammableGateArray）和Verilog语言，实现USB（通用串行总线）2.0标准的串口通信功能。
瞬泉·2025-01-23 01:55

FPGA开发中的团队协作：构建高效协同的关键路径

一、团队成员角色与职责FPGA工程师核心设计：负责FPGA的逻辑设计与代码实现，依据项目需求，运用硬件描述语言（如Verilog或VHDL）完成模块功能编写。
whik1194·2025-01-22 22:03

Python自动化运维：一键掌控服务器的高效之道

《PythonOpenCV从菜鸟到高手》带你进入图像处理与计算机视觉的大门！
蒙娜丽宁·2025-01-22 20:44

【Python】深入探讨Python中的单例模式：元类与装饰器实现方式分析与代码示例

《PythonOpenCV从菜鸟到高手》带你进入图像处理与计算机视觉的大门！
蒙娜丽宁·2025-01-22 00:06

设计Xnorgate FPGA同或门

设计XnorgateFPGA同或门同或门是一种基本的逻辑门电路，它的输出与输入相反当且仅当所有输入都相同。在这篇文章中，我们将会介绍如何使用FPGA实现Xnorgate同或门电路。
CodeWG·2025-01-21 20:30

【人工智能】Python实战：构建高效的多任务学习模型

《PythonOpenCV从菜鸟到高手》带你进入图像处理与计算机视觉的大门！
蒙娜丽宁·2025-01-21 18:16

FPGA工程师有哪些？（设计、验证与应用）

随着FPGA技术的发展和应用领域的拓展，FPGA工程师的岗位也越来越细分。FPGA产业链涉及多个环节，每个环节都需要不同类型的工程师协同工作。
博览鸿蒙·2025-01-21 10:05

FPGA在高速数据采集系统中的应用！！！

FPGA（现场可编程门阵列）在高速数据采集系统中的应用非常广泛，主要得益于其并行处理能力、可编程性和高速接口特性。
FPGA资料库·2025-01-21 05:50

基于DSP+FPGA高速运动控制器设计

基于“PC+运动控制器”结构的开放式机器人运动控制系统能够充分利用PC开放程度高、通用性好、处理能力强等特点以及运动控制器运算速度快、实时性能好、控制能力强等特点，因此得到较快发展，成为目前的研究热点。但目前采用此种结构的开放式机器人运动控制系统中，不管是控制器供应商所提供的运动控制器或者是科研人员自主设计的运动控制器，在通用性、软硬件可重构方面都存在一些问题，影响着机器人运动控制系统的开放性。因
深圳信迈科技DSP+ARM+FPGA·2025-01-21 04:07

FPGA与ASIC：深度解析与职业选择

其中，FPGA（现场可编程门阵列）和ASIC（专用集成电路）是两种重要的芯片类型，经常让初入行者或转行者面临选择难题。本文将深入剖析FPGA与ASIC的区别，帮助读者更好地理解并做出职业规划。
博览鸿蒙·2025-01-20 18:03

Xilinx FPGA全局时钟和第二全局时钟资源的使用方法

“全局时钟和第二全局时钟资源”是FPGA同步设计的一个重要概念。合理利用该资源可以改善设计的综合和实现效果；如果使用不当，不但会影响设计的工作频率和稳定性等，甚至会导致设计的综合、实现过程出错。
yundanfengqing_nuc·2025-01-19 22:15

FPGA-全局时钟缓冲IBUFG BUFG IBUFGDS ODDR2

学习内容全局时钟缓冲，输入缓冲，输出缓冲开发环境xilinxspartan6、ISE14.7、modelsim10.5写在前面的话当你用ISE14.7时可能会出现如下的报错Thisdesigncontainsaglobalbufferinstance,,drivingthenet,,thatisdrivingthefollowing(first30)non-clockloadpins.Thisde
kelinnn·2025-01-19 22:15

ZYNQ&FPGA 时钟IP核（MMCM PLL）实验

时钟资源简介：7系列的FPGA使用了专用的全局(Global)和区域(Regional)时钟资源来管理和设计不同的时钟需求。
Nadukab·2025-01-19 21:08

FPGA 时钟树缓存布局布线

时钟树缓存布局布线在以下阶段，Vivado布局器确定MMCM/PLL，全局时钟缓存和时钟根的位置，同时遵守物理XDC约束：1.I/O和时钟布局布局器根据连接规则和用户约束布局I/O缓存和MMCM/PLL。布局器将时钟缓存分配给时钟区域，但不分配给单个site位置，除非使用LOC属性进行约束。只有仅驱动非时钟负载的时钟缓存可以基于它们的驱动器和负载的布局移动到该流程中稍后的不同时钟区域。在此阶段的任
cckkppll·2025-01-19 21:06

FPGA时钟域处理

FPGA时钟域处理文章目录FPGA时钟域处理前言一、时钟域的管理1时钟资源二、跨时钟域设计1.1单bit信号跨时钟域1.1.1慢到快1.1.2快到慢1.1.3慢到快1.2多bit（这里指简单的多个控制信号
cycf·2025-01-19 21:05

什么是FPGA开发？

FPGA（Field-ProgrammableGateArray），即现场可编程门阵列，是一种通过编程方式实现特定功能的集成电路。
博览鸿蒙·2025-01-19 07:09

在C语言中如何去掉gets的警告

为了避免这种警告，在菜鸟教程(https://www.runoob.com/)中搜索“C库函数-gets
Zhe_lianxi·2025-01-19 04:08

【MySQL 的 ONLY_FULL_GROUP_BY 模式】

引言：作为一个菜鸟，当写sql中涉及到groupby这样简单的语句时，也会出现问题，我在牛客网上做sql题时，总报这个错：ONLY_FULL_GROUP_BY到底是什么东西呢？今天写篇文章解释一下。
m0_74823336·2025-01-18 20:46

JavaWeb 前端基础 html + CSS 快速入门 | 018

今日推荐语指望别人的救赎，势必走向毁灭——波伏娃日期学习内容打卡编号2025年01月17日JavaWeb前端基础html+CSS018前言哈喽，我是菜鸟阿康。
菜鸟阿康学习编程·2025-01-18 15:32

FPGA Verilog 阻塞赋值和非阻塞赋值

阻塞赋值和非阻塞赋值的区别阻塞赋值阻塞赋值（=）必须是阻塞赋值完成后，才进行下一条语句的执行；赋值一旦完成，等号左边的变量值立即变化。串行，立即生效。如b=a;赋值语句执行完后,块才结束。b的值在赋值语句执行完后立刻就改变的。可能会产生意想不到的结果。非阻塞赋值非阻塞赋值（<=），在赋值开始时计算表达式右边的值，在本次仿真周期结束时才更新被赋值变量，即赋值不是立即生效的；非阻塞赋值允许块中其他语句
杭州秃头程序猿·2025-01-18 02:57

简单组合逻辑

对于一个具有2^n个输入和一个输出的多路选择器，有n个选择变量，多路选择器也是FPGA内部的一个基本资源，主要用于内部信号的选通。简单的多路选择器还可以通过级联生成更大的多路选择器。
一条九漏鱼·2025-01-18 02:24

ARM、DSP和FPGA技术浅析

摘要：本文简要的介绍了ARM、DSP和FPGA的区别和发展趋势。
mosquito88881·2025-01-17 12:52

FPGA工程师要有哪些思维习惯？

芯片工程师（包括FPGA工程师）仅仅拥有知识基础和工作技能是不够的。思维方式同样至关重要。正如柏拉图所说，“思维是灵魂的自我谈话”。在FPGA行业，良好的思维习惯对工程师来说尤为重要。
博览鸿蒙·2025-01-17 04:43

零中频接收机探讨

随着信息技术的发展，数字及模拟对信号带宽要求越来越高，传统超外差结构复杂，成本高昂，且带宽增加对带内平坦度带来巨大挑战，大规模数字FPGA的发展，使得采用零中频技术可实现大带宽信号处理，降低硬件成本。
xfaxisss·2025-01-16 21:42

C++菜鸟教程 - 从入门到精通 第二节

一.上节课的补充(数据类型)1.前言继上节课,我们主要讲解了输入,输出和运算符,我们现在来补充一下数据类型的知识上节课遗漏了这个知识点,非常的抱歉顺便说一下,博主要上高中了,更新会慢,2-4周更新一次对了,正好赶上中秋节,小编跟大家说一句:中秋节快乐!2.int类型上节课,我们其实只用了int类型int类型,是整数类型,它们存贮的是整数,不能存小数(浮点数)定义变量的方式很简单inta;//定义一
DreamByte·2024-09-16 09:43

(179)时序收敛---＞(29)时序收敛二九

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛二九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:32

(180)时序收敛---＞(30)时序收敛三十

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）
FPGA系统设计指南针·2024-09-16 07:31

(158)时序收敛---＞(08)时序收敛八

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛八（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(159)时序收敛---＞(09)时序收敛九

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛九（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(160)时序收敛---＞(10)时序收敛十

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛十（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:31

(153)时序收敛---＞(03)时序收敛三

1目录（a）FPGA简介（b）Verilog简介（c）时钟简介（d）时序收敛三（e）结束1FPGA简介（a）FPGA（FieldProgrammableGateArray）是在PAL（可编程阵列逻辑）、
FPGA系统设计指南针·2024-09-16 07:01
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他