E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
锁相环
STM32的时钟系统分析
⑤、PLL为
锁相环
倍频输出,其时钟输入源可选择为HSI/
haozi_1989
·
2011-01-01 21:00
c
timer
工作
IO
引擎
WANPLL时钟芯片
Ps:记录WANPLL广域网
锁相环
时钟芯片一些知识 WANPLL时钟芯片时钟同步和时钟分配的设计在电信产品设计中一向居于核心地位。
axdc_qa_team
·
2010-12-07 18:00
编程
优化
敏捷
电信
产品设计
产品
PLL,FCLK、HCLK、PCLK,AHB/APB (S3C2410)
%B0%AE%D4%C2%D2%B2%D2%B9%C3%DF%B3%D9/blog/item/75d1b6175b76a25cf2de3201.html 把网友的总结一下,归纳如下: 1、PLL(
锁相环
womendu
·
2010-11-12 09:00
编程
.net
Blog
vc++
IIS
载波同步技术(一):BPSK的Costas Loop 载波同步
包含载频分量的可以采用窄带滤波或者基本的
锁相环
环路来实现,不包含的则比较麻烦需要采用特殊的环路实现载波的同步。这里介绍的BPSK的载波恢复就属于后面一种。
mccrocodile
·
2010-11-04 04:00
工作
优化
2010
调制解调器发送时钟类型
采用外部时钟方式时,外部时钟XTCLK首先送入MDP、MDP一方面将之作为本芯片的同步发送时钟,另一方面经片内
锁相环
输出一个与XTCLK同频同相的时钟信号TXCLK,并将之送给MCU及TM
tiger506
·
2010-09-29 01:02
职场
时钟
休闲
调制解调器发送时钟类型
采用外部时钟方式时,外部时钟XTCLK首先送入MDP、MDP一方面将之作为本芯片的同步发送时钟,另一方面经片内
锁相环
输出一个与XTCLK同频同相的时钟信号TXCLK,并将之送给MCU及TM
tiger506
·
2010-09-29 01:02
职场
时钟
休闲
飞思卡尔XS128系列(一) PLL
锁相环
通俗点说,设置PLL
锁相环
就相当于超频,单片机超频的原因和PC机是一个道理。分频的主要原因是外设需要的工作频率往往远低于CPU/MEMORY,这也和PC机南北桥的原理类似。
pang123hui
·
2010-08-13 18:00
c
工作
System
macros
2440 FCLK, HCLK, and PCLK
s3c2440有两个pll(phaselockedloop,
锁相环
,在高频中学过,可以实现倍频,s3c2440的高频就是由此电路产生的)。
cola511
·
2010-07-22 09:48
职场
休闲
2440
FCLK
PCLK
HCLK
2440 FCLK, HCLK, and PCLK
s3c2440有两个pll(phaselockedloop,
锁相环
,在高频中学过,可以实现倍频,s3c2440的高频就是由此电路产生的)。
cola511
·
2010-07-22 09:48
职场
休闲
2440
FCLK
HCLK
PCLK
S3C2410时钟
2、s3c2410有两个pll(phaselockedloop,
锁相环
,在高频中学过,可以实现倍
yeqishi
·
2010-05-07 22:00
c
工作
interface
generator
asynchronous
output
锁相环
原理与应用
8.4.1
锁相环
的基本组成许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步,利用
锁相环
路就可以实现这个目的。
锁相环
路是一种反馈控制电路,简称
锁相环
(PLL)。
yeqishi
·
2010-05-07 18:00
c
工作
UI
PLL/DLL概念
PLL是英文Phase Lock Loop的缩写,中文名称为“
锁相环
”。
isiqi
·
2010-04-09 03:00
工作
PLL/DLL概念
PLL是英文PhaseLockLoop的缩写,中文名称为“
锁相环
”。
sunyubo458
·
2010-04-09 03:00
工作
dll
s3c6410 clock分析
其中pll包含两种:MPLL主要应用于各种设备时钟的提供,将重点讨论UPLL应用于USB时钟频率应用,为48M其中MPLL的设置主要依靠使用各种
锁相环
和分频器来改变输入原始的频率,经过
锁相环
之后可以提升频率
zqgtiger
·
2010-02-25 15:00
图像传感器调试经验总结
imagesensor)复位顺序1.硬件复位寄存器;2.软件复位寄存器;3.设置时钟寄存器;4.设置PLL倍频;5.设置分辨率;6.设置窗口控制;7.设置输出顺序;8.细调颜色,增益,白平衡;小常识:1.
锁相环
jiazhen
·
2010-02-06 00:00
image
文档
S3C2440时钟详细描述 (转)
S3C2440有两个PLL(PhaseLockedLoop-
锁相环
):MPLL和UPLL。1).MPLL用于CPU及其他外围器件。2)
itismine
·
2009-10-29 14:00
c
工作
mini2440的TEST CLOCK设置
如串口U32UCLK; //用于USB设备2
锁相环
锁相环
是个相位误差控制系统,它比较输入信号和压控振荡器输出信号之间的相位差,从而产生误差控制电压来控制压控振荡器的频率,以达到与输入信号同
garby2004
·
2009-09-28 14:00
锁相环
?
锁相环
锁相环
:为无线电发射中使频率较为稳定的一种方法,主要有VCO(压控振荡器)和PLLIC,压控振荡器给出一个信号,一部分作为输出,另一部分通过分频与PLLIC所产生的本振信号作相位比较,为了保持频率不变
Chenah
·
2009-09-27 12:00
编程
UI
扩展
产品
锁相环
PLL原理 && 时钟产生方法
PLL是Phase-LockedLoop的缩写,中文含意为
锁相环
。PLL基本上是一个闭环的反馈控制系统,它可以使PLL输出与一个参考信号保持固定的相位关系。
zhandoushi1982
·
2009-09-24 19:00
c
流水灯
作为第一个程序,主要用到的有Tools下的SOPCbuilder添加名字叫nios32的CPU和MegaWizard添加
锁相环
。
hao_lei
·
2009-07-29 00:00
Flash
存储
tools
FCLK PCLK HCLK
2、s3c2410有两个pll(phase locked loop,
锁相环
,在高频中学过,可以实现倍频,s3c2410的高频就是由此电路产生的
wapysun
·
2009-07-28 11:00
c
关于位域
在s3c2410的时钟和电源管理模块中有一个寄存器MPLLCON为MPLL
锁相环
的配置寄存器:,以下为其中的一些位定义: MDIV [19:12] Main divider control
lmyessential
·
2009-01-16 19:00
C++
c
linux
C#
配置管理
实用的调频接收机电路设计
实用的调频接收机电路设计[日期:2008-12-8]来源:今日电子/21IC 作者:武汉大学电子信息学院张景伟孙延光田汉卿[字体:大中小] 本设计主要由以下三部分组成:一、音芯片CXA1691,它是集调幅、调频、
锁相环
linglongyouzhi
·
2008-12-09 09:00
RF2512 FM/FSK 915/868/433 MHz发射器
RF2512FM/FSK915/868/433MHz发射器本文所应用到的相关器件资料: RF2512 RF2512是一个使用低成本频率合成器、带有
锁相环
的单片发射器芯片,其两个基准振荡器能够支持两个通道应用
51cmanic
·
2008-09-18 23:33
职场
休闲
发射器
RF2512 FM/FSK 915/868/433 MHz发射器
RF2512FM/FSK915/868/433MHz发射器本文所应用到的相关器件资料:RF2512RF2512是一个使用低成本频率合成器、带有
锁相环
的单片发射器芯片,其两个基准振荡器能够支持两个通道应用
51cmanic
·
2008-09-18 23:33
职场
休闲
发射器
基于定点DSP的软件
锁相环
的设计和实现
基于定点DSP的软件
锁相环
的设计和实现[日期:2008-9-11]来源:电子技术应用 作者:蒋毅凯李国通杨根庆[字体:大中小]低轨小卫星通信是近年来卫星通信应用中一个方兴未艾的重要领域,“创新一号”小卫星是我国研制的具有完全自主知识产权的存储与转发通信小卫星
linglongyouzhi
·
2008-09-11 11:00
算法
汇编
扩展
终端
编译器
loops
集成
锁相环
芯片Si4133的原理及应用
集成
锁相环
芯片Si4133的原理及应用[日期:2008-9-3]来源:中电网 作者:刘华平,郭伟[字体:大中小]引言频率合成技术是近代射频微波系统的主要信号源。
linglongyouzhi
·
2008-09-04 09:00
锁相环
(PLL)的工作原理(转载)
1.
锁相环
的基本组成许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步,利用
锁相环
路就可以实现这个目的。
zhang810413
·
2008-07-01 23:00
《Windows CE嵌入式开发入门——基于Xscale架构》第2章 系统时钟
PXA255上的时钟系统主要包含以下5个模块:n32.768kHz振荡器;n3.6864MHz振荡器;n可编程频率核心
锁相环
PLL;n95.85MHz固
yesjavame
·
2008-04-01 13:00
编程
windows
F#
OS
嵌入式
FPGA设计经验教训杂谈
现在就把我个人曾经在项目中经常遇到的问题和犯的错误总结一下.希望对大家有启示和帮助:1)FPGA和其他电路的接口部分的时序要处理好,要考虑到信号进入FPGA之前的线路延迟.要想清楚进入FPGA的数据和时钟的相位关系.2)若FPGA设计中,有全数字
锁相环
zhongrg
·
2008-03-17 20:00
工作
测试
锁相环
的原理
1.
锁相环
的基本组成许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步,利用
锁相环
路就可以实现这个目的。
锁相环
路是一种反馈控制电路,简称
锁相环
(PLL)。
zhongrg
·
2007-11-01 20:00
c
工作
非传统型PLL使用BTSC导频信号生成主时钟
通过以一种新颖的方式来应用
锁相环
(PLL)和闭环反馈的原理,该导频信号可以生成对视频信号进行编码所需的稳定高速主时钟。本文举例说明了一个双通道BTSC编码器如
hello_wyq
·
2006-10-18 13:00
上一页
5
6
7
8
9
10
11
12
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他