锁相环

STM32 时钟 RCC寄存器

HSIHSELSILSEPLLHSI高速内部时钟RC振荡器8MHZ精度不高HSE高速外部时钟是因振荡器4-16M精度高LSI低速内部时钟RC40K低功耗延时LSE低速外部时钟32.768Khz石英晶体RTCPLL锁相环倍频输出其时钟输入员可选择为
qq_39653453·2020-08-11 13:24

锁相环PLL（一）Xilinx PLL IP核使用方法

新建IP核文件如图所示，在“DesignàImplementation”下的任意空白处单击鼠标右键，弹出菜单中选择“NewSource…”。在弹出的“NewSourceWizardàSelectSourceType”下，如图所示，选择文件类型为“IP(COREGenerator&ArchitectureWizard)”。“Filename”可以给新创建的PLL取个名字，我们命名为“pll_cont
qq_30866297·2020-08-11 12:15

036_AUTOSAR学习笔记_MCAL基础架构

关于控制区驱动组MCU驱动锁相环RAM初始化MCU低功耗状态（这个我没用过）MCU重启模式（我似乎也没用
grey_csdn·2020-08-11 11:45

MATLAB里仿真时锁相环怎么使用

你的意思使用Simulink来做锁相环的仿真吗？
熊队长·2020-08-09 03:10

【FPGA学习笔记】PLL IP核的使用

一、pll简介PLL(锁相环)对时钟网络进行系统级的时钟管理和偏移控制，具有时钟倍频、分频、相位偏移和可编程占空比的功能。
米多奇米饼·2020-08-09 03:41

k60驱动代码学习（7）

/********************LQ_K60_函数库v1.0*********************文件名：PLL.c*功能：设置工作时钟模式，锁相环，即超频*/#ifndef__PLL_H
Illidan Stormrage·2020-08-09 02:13

DSP_F28335入门（2）——时钟电路及系统控制

1.时钟源与锁相环电路F28335的时钟源有两种，外部时钟源信号，内部时钟源信号。其中，内部时钟源信号接法时更常用的接法。如图：XCLKIN引脚置地，X1、X2引脚之间直接接入晶振。
BlueDrac·2020-08-09 01:49

F28335的InitSysCtrl()与DSP2833x_SysCtrl.c文件（2）

PLLCRandDIVSEL//DSP28_PLLCRandDSP28_DIVSELaredefinedinDSP2833x_Examples.h//InitPll(DSP28_PLLCR,DSP28_DIVSEL);对锁相环进行配置
weixin_38422044·2020-08-09 01:29

锁相环PLL原理分析

PLL，PhaseLockedLoop，锁相环，它的作用是得出正弦波的相位和角速度（区别于芯片硬件上的倍频器）。
tuxinbang1989·2020-08-08 22:40

DSP28335的时钟电路介绍与时钟电路配置相关问题

**一、28335的时钟源**如图1所示：图1时钟与锁相环电路从上图可以看出，28335的时钟源有两种，但是我们在实际应用当中，都是采用使用内部振荡器作为时钟源的（简称内部
pmsm小白·2020-08-08 19:52

整数（奇偶）+分数分频器的verilog实现（大合集）

小数（分数）分频3.1N+0.5分频3.2任意小数分频3.2.1基于脉冲删除小数分频的算法描述3.2.2脉冲删除小数分频的仿真3.2.3脉冲删除小数分频的RTL代码分频在数字设计中应用广泛，通常可以使用锁相环
隔壁老余·2020-08-08 16:45

每天一点FPGA——入门篇（了解FPGA）

FPGA主芯片FPGA主芯片采用Altera公司CycloneIV系列低功耗低成本FPGA器件EP4CE10F17C8N，该器件拥有10K的逻辑单元，两个独立锁相环，180个用户IO管脚，423936bit
wzp年轻人·2020-08-08 14:44

TMS320F2812外部接口分析与存储器扩展

该芯片为32位定点DSP，最高主频150MHz，最小指令周期6.67ns，外部采用低频时钟，通过片内锁相环倍频；相对于TMS320LF2407只能寻址192KB地址空间，该芯片的外部接口最多可寻址4MB
Augusdi·2020-08-08 12:38

dsp28335时钟 总结

1.dsp28355的最高频率为150MHZ30MHZ晶振信号OSCCLK经锁相环10倍频（PLLCR设置）然后经过2分频（PLLSTS设置）产生150MHZ时钟信号2.150MHZ：1）LSPCLK(
zhuangjianyu123·2020-08-08 12:38

小数分频超详解+实例

小数分频原理在没有数字锁相环的情况下，要实现小数分频的方法是：先设计两个不同分频比的整数分频器，然后通过控制两种分频比出现的不同次数来获得所需的小数分频值，从而实现平均意义上的小数分频。
Super-fei·2020-08-08 11:48

单相整流软件锁相环（PLL）simulink仿真

本次记录一下基于二阶广义积分器虚拟两相的单相软件锁相环的simulink仿真。仿真搭建如图1所示。图1基于二阶广义积分器虚拟两相的单相软件锁相环的simulink仿真锁相的目的就是在dsp
电力电子技术学习记录·2020-08-08 10:46

锁相环讲解及simulink仿真

锁相环讲解及simulink仿真分析一型锁相环二型锁相环（电荷泵锁相环）2.1二型锁相环基本结构2.2串联电阻锁相环结构2.3.1二阶环路滤波器2.3.2三阶二型锁相环参数设计三.锁相环simulink
virtuoso~晓晓·2020-08-08 10:39

【干货】NTP时间同步服务器技术详解

与频率同步不同的是，时间同步接受非连续的时间信息，非连续调控设备时钟，即设备时钟锁相环的调节控制是周
安徽京准电子公司·2020-08-07 21:57

通信电子电路锁相鉴频器课设（Multisim && Proteus）

通信电子电路锁相环课设过程梳理Multisim仿真实现multisim里面没有找到CD4046集成芯片，只找到了一个替代的PLL_VIRTUAL元件，该元件集成度很高，只需要简单的设置VCO锁定频率以及低通滤波器的截止频率
Juily家的小蜜果·2020-08-07 21:53

verilog实现奇数倍分频

verilog实现奇数倍分频在学习FPGA的过程中，最简单最基本的实验应该就是分频器了，同时分频器也是FPGA设计中使用频率非常高的基本设计之一，尽管在芯片厂家提供的IDE中集成了锁相环IP，如altera
weixin_33816300·2020-08-07 20:38

用Verilog语言实现奇数倍分频电路3分频、5分频、7分频

htmlhttp://blog.sina.com.cn/s/blog_74da86160100w629.html分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源
limanjihe·2020-08-07 15:14

3D立体环绕声音响

SSS1629功能立体声16位ADC，16位DAC的音响，耳机驱动，五波段硬件均衡器，音频锁相环时钟振荡器，USB，USB控制器和PHYFS。
jsurround·2020-08-07 14:59

DDS与并行ADC、DAC

使用SignalTAP在时域观察信号使用Matlab在频域观察信号操作过程：一．生成分频和倍频锁相环创建一个Megafunction。
EyreG97·2020-08-07 11:10

S5P6818 芯片手册 System Control 章节 理论篇

文章目录[0x100]概述[0x101]时钟频率类型概述[0x102]电源管理功能概述[0x200]时钟管理接口描述[0x210]PLL(PhaseLockedLoop)锁相环[0x211]基于P/M/
陌偌禹·2020-08-07 10:47

verilog小数分频

1、方法一用数字锁相环实现，先利用锁相环电路将输入时钟倍频，然后再利用分频器对新产生的高频信号进行分频得到需要的时钟频率。
小白来拓荒·2020-08-05 13:58

CLOCK

2、s3c2410有两个pll（phaselockedloop，锁相环，在高频中学过，可以实现倍频，s3c2410
liangkaiming·2020-08-05 13:37

【FPGA】【Verilog】【基础模块】锁相环（PLL）

pll的设定：例化:`timescale1ns/1psmodulepll_test(inputclk,inputrst_n,outputclk1,outputclk2,outputclk3,outputclk4,outputlocked);pll_rtypll(.areset(rst_n),.inclk0(clk),.c0(clk1),.c1(clk2),.c2(clk3),.c3(clk4),.
居然是可以改昵称的·2020-08-04 18:56

锁相环原理和应用

1、锁相环名称是锁相，而锁相的前提是锁频，因为频率不同的信号，是无法保持恒定的相位差的。
娃哈哈纯净李·2020-08-04 18:04

锁相环原理（PLL）

锁相环原理（PLL）文章目录锁相环原理（PLL）1、锁相环电路原理2、锁相环基本构成3、锁相环理论计算4、matlab实现QPSK锁相环解调1、锁相环电路原理在通信机等所使用的振荡电路，其所要求的频率范围要广
王敏WM·2020-08-04 17:38

教您正确理解时钟器件的抖动性能

但不同的时钟器件，对抖动的描述不尽相同，如不带锁相环的时钟驱动器有附加抖动指标要求，而带锁相环实现零延时的时钟驱动器则有周期抖动和周期间抖动指。
毛毛虫的爹·2020-08-04 15:13

一个简单的python数字锁相环

一个简单的数字锁相环demo：importmatplotlibmatplotlib.use('Qt5Agg')importnumpyasnpimportmatplotlib.pyplotasplt#parametersphase_offset
bobby_tan·2020-08-04 14:47

用Verilog实现电路分频

分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源，如赛灵思（Xilinx）的DLL.来进行时钟的分频，倍频以及相移。
Double_THU·2020-08-04 12:10

FPGA之全数字锁相环（DPLL）

文章目录1.数字锁相环的基本原理和组成1.1锁相环（PLL）的简介1.2锁相环（PLL）的原理和组成1.2数字锁相环（DPLL）的原理和组成2.数字鉴相器(DPD)3.数字振荡器(DCO)4.数字缓冲器
Dobolong·2020-08-04 11:50

VCO电路中的电源设计

目录电源散热电源去耦电容的极性PLL的强势电源散热电源散热的好坏对VCO的影响非常大，特别是没有配合锁相环使用的VCO。
潇洒的电磁波·2020-08-04 11:45

2011大学生电子设计竞赛E题——数字锁相环实现

作者：林子木有人跟我说，今年的电子设计竞赛E题，可以用锁相环来做。
iteye_3619·2020-08-04 11:47

嵌入式Linux裸机开发（六）——S5PV210时钟系统

系统时钟一般由外部低频24MHZ晶体振荡器通过锁相环电路PLL倍频产生。通过外部的低频晶体振荡器产生系统时钟不仅可以减少干扰还可以降低成本。外设的工作频率越高，功耗越高，越不稳定。
weixin_33889665·2020-08-04 05:47

FPGA 时钟分频

一般在FPGA中都有集成的锁相环可以实现各种时钟的分频和倍频设计，但是通过语言设计进行时钟分频是最基本的训练，在对时钟要求不高的设计时也能节省锁相环资源。
birate_小小人生·2020-08-04 03:44

嵌入式Linux开发——(六)系统时钟和定时器

中断控制器、LCD控制器、DMA和USB主机模块等C、PCLK:用于APB总线上的设备，比如WATCHDOG、IIS、IIC、PWM控制器、MMC接口、ADC、UART、GPIO、RTC、SPI②两种PLL锁相环
90後_小熊大·2020-08-03 22:16

滞后超前型低通滤波器 （2）

我以前写过篇博客，讨论了《锁相环电路设计与应用》书中提到的滞后超前型低通滤波器的特性。
liyuanbhu·2020-08-03 19:37

用Verilog语言实现任意整数分频器

分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源，如赛灵思（Xilinx）的DLL.来进行时钟的分频，倍频以及相移。
kele_6·2020-08-03 18:44

7月25日学习日志

锁相环时钟PLLCLK=(HSE/M)*N
jessi2800·2020-08-03 18:37

u-boot加载Linux过程

1.初始化(TQ210开发板)首先了解在u-boot启动前，BL0完成的工作：1.禁止看门狗2.初始化指令cache3.初始化栈、堆4.初始化块设备拷贝函数5.初始化PLL（锁相环）
Busyluo·2020-08-03 12:01

滞后超前型低通滤波器

最近在读远坂俊昭的《锁相环电路设计与应用》，上面提到了这种具有相位补偿能力的低通滤波器。书上对这种滤波器的特性描述的非常细致，但是却省略了所有公式的推导过程。作者不屑写出，我来把它补全吧。
liyuanbhu·2020-08-03 10:14

ARM硬件原理

在用下个指令去取）NEON技术可加速多媒体和信号处理算法（如视频编码/解码，2D/3D图形等多媒体）性能会提升很多倍cache（缓存机制）系统外围RTC实时时钟（realtimeclock）PLL锁相回路或锁相环
jacky S·2020-08-02 15:25

STM32的时钟系统RCC详细整理

，可接石英/陶瓷谐振器，或者接外部时钟源，频率范围是4MHz–16MHz；③LSI是低速内部时钟，RC振荡器，频率为40KHz；④LSE是低速外部时钟，接频率为32.768KHz的石英晶体；⑤PLL为锁相环倍频输出
仲轲·2020-07-30 22:31

关于xs128单片机的一点小小学习心得--认识xs128

16位单片机，由16位中央处理单元（CPU12X）、128KB程序Flash(P-lash)、8KBRAM、8KB数据Flash(D-lash)组成片内存储器，主要功能模块包括：内部存储器、内部PLL锁相环模块
白面养蛙大户·2020-07-30 22:05

12/14

⑤PLL为锁相环倍频输出，其时钟输入源可选择
王子龙同学·2020-07-30 19:23

Xilinx FPGA高速串行收发器简介

所谓多重相位，就是在一个时钟的不同相位提取数据，例如，由锁相环产生多个不同相位的同源时钟，相位分别为0°、90°、
weixin_33955681·2020-07-30 03:13

嵌入式硬件及接口开发实践

如下是时钟模块结构图在图中我们看到XTIPLL是外部晶振，EXTCLK是外部时钟，他们为时钟源，2个PLL，他们可以产生需要的高频时钟2、时钟源的选择，软件没有对MPLLCON寄存器设置，使用外部晶振或外部时钟为系统时钟3、锁相环
xiangke975·2020-07-30 00:14

相位噪声

主要有：参考振荡器（时钟）压控振荡器（VCO）分频锁相环（PLL）环
染指让你萌萌哒·2020-07-29 04:26
上一页 2 3 4 5 6 7 8 9 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他