锁相环

STM32时钟配置方法详解

⑤PLL为锁相环倍频输出，其时钟输入源可选择为HSI/2、H
kevinhg·2020-06-21 02:38

STM32系统时钟的配置

⑤、PLL为锁相环倍频输出，其时钟输入源
vbird也学嵌入式·2020-06-21 01:18

STM32时钟树分析

STM32的时钟源主要有：内部时钟、外部时钟、锁相环倍频输出时钟。内部时钟、外部时钟又分为告诉时钟、低速时
bulebin·2020-06-21 00:58

STM32F4xx时钟配置的三种方法

来自：RM0090，STM32F40xxx、STM32F41xxx、STM32F42xxx、STM32F43xxx参考手册配置时钟流程使能外部高速时钟（HSE）等待HSE时钟信号稳定配置锁相环PLL等待
booksyhay·2020-06-21 00:49

2011-03-10 17:04 STM32 时钟 系统时钟 配置 与 时钟树解析

HSI内部高速RC振荡时钟，8MHz；HSE，外部高速时钟，4M__16MHZ；LSI，内部低速RC时钟，40KHZ;LSE外部低速时钟，32.768KHz；PLL锁相环倍频，由图可知，可以选择HSE/
天使老掉毛·2020-06-20 20:03

单芯片DP108USB声卡/音频解决方案完全替代CM108/CM108AH

所有重要的模拟模块嵌入DP108，包括双DAC和耳机放大器，ADC和麦克风助力器，锁相环，调节器，和USB收发器。许多功能与跳线或外部EEPROM编程。
qq2355239039·2020-04-13 12:00

一个电子技术控的—历史回望（5）

第五章“锁相环数字频率合成技术”浅说要知道什么是“锁相环数字频率合成技术”，还得先科普一下什么是频率合成技术。所谓频率合成技术，就是将一个或多个基准频率信号变换成另一个或多个所需频率信号的技术。
沉淀感悟·2020-04-10 21:36

锁相环原理及数字化，用FPGA实现全数字高阶锁相环

FPGA实现全数字高阶锁相环本人通信专业大三学生，非常感谢杜勇老师的《数字通信同步技术》和《锁相环技术原理》，带领小白的我从零开始一点点了解数字同步技术。
红蓝心·2020-04-06 12:28

时钟频率

S3C2440CPU主频可达400MHz，开发板上的外接晶振为12M，通过时钟控制逻辑的PLL（phaselockedloop，锁相环电路）来倍频这个系统时钟。
无敌大灰狼me·2020-04-02 21:49

12.29

时钟可分为三个类型，HSI高速运转的片内时钟,HSE高速的外部时钟,PLL锁相环。时钟系统主要就控制这三个时钟然后控制整个系统的时钟和频率――晶振。
流流芳芳·2020-03-16 15:34

frequency synthsis

发射机的基本架构image.pngPLL的基本构成基准频率（Tcxo）：TemperatureCompensatedCrystalOscillator鉴相器：鉴别相位，输出电压信号vco：压控振荡器锁相环的这张图仅仅只反映了信号的连接关系
谁是我的小超人·2020-02-25 04:13

傅里叶变换的推导

一打开《信号与系统》、《锁相环原理》等书籍，动不动就跳出一个“傅里叶级数”或“傅里叶变换”，弄一长串公式，让人云山雾罩。如下就是傅里叶级数的公式：不
万无引力-·2019-12-29 14:49

MSP430学习笔记 1.概述

MSP,MixedSingalProcessor，混合信号处理器，16bits低功耗MCU，最大工作电流200uA，工作电压3.3V，最高频率25MHz，可以通过PLL(锁相环)电路倍频得到，此外还有16KBSRAM
浮生一城·2019-12-14 04:13

扯一扯基于4046系IC的锁相电路设计

，包括最常见的CD4046（HEF4046），可以工作在更高频的74（V）HC4046，以及冷门而且巨难买到的74HC（T）7046和74HCT9046（下文简单介绍），是工作在较低频率的模拟CMOS锁相环
Excelsior_t·2019-11-08 21:00

ARM固件开发（LPC1768启动初始化代码）

下面这一段启动代码会自动调用两个函数，分别是SystemInit系统上电初始化，主要进行时钟、锁相环等核心部分的配置main系统上电初始化之后，调用main函数，用户无需返回main函数;ResetHandlerReset_Handler
XYMotion·2019-11-08 10:00

FPGA实现IP核之PLL实验

PLL的英文全称是PhaseLockedLoop，即锁相环，是一种反馈控制电路。PLL对时钟网络进行系统级的时钟管理和偏移控制，具有时钟倍频、分频、相位偏移和可编程占空比的功能。
深九之源·2019-09-19 11:00

STM32F072从零配置工程-自定义时钟配置详解

从自己的板子STM32F407入手，参考官方的SystemInit()函数：核心在SetSysClock()这个函数，官方默认是采用HSE（设定为8MHz）作为PLL锁相环的输入输出168MHz的SYSCLK
dil·2019-05-30 11:00

设计占空比为50%的三分频电路

,{name:‘clk2’,wave:‘lh.lh.lh.l’,phase:0.5},{},{name:‘clk1&clk2’,wave:‘nhlnhlnhp’}]}目前各个FPGA厂家一般都有集成的锁相环资源
Mr.zhang_FPGA·2019-05-14 19:54

stm32F103采用内部晶振8MHz时钟和外部晶振初始化代码

使能HSE判断HSE是否启动成功使能预取指设置FLASH等待周期配置3条总线的倍频因子配置锁相环，使能锁相环等待锁相环稳定选择锁相环输出为系统时钟，并等待其稳定设置时钟流程：1、将RCC寄存器重新设置为默认值
Ocarina_123·2019-03-31 18:42

知识总结(1)

LinuxUnixWinCEMACOSAndroidOSDOS3.电源的管理模块的4中模式正常模式慢速模式慢速模式下不使用PLL时钟（MPLL关闭不使用），这样功耗降低，仅使用外部晶体或外部时钟直接提供给其他组件使用，不通过锁相环电路
正义V领·2019-03-26 19:02

对PLL锁相环的一些理解

最近在看时钟电路，看到一篇讲得很好的，原文链接：https://blog.csdn.net/leoufung/article/details/50268031PLL(锁相环)电路的基本构成在通信机等所使用的振荡电路
Frederic_Bala·2019-03-12 19:03

锁相环(PLL)的工作原理

1．锁相环的基本组成许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。
greatxiaoting·2018-09-29 17:36

第十四届智能车培训 PLL锁相环

什么是锁相环？PLL(PhaseLockedLoop)：为锁相回路或锁相环，用来统一整合时脉讯号，使高频器件正常工作，如内存的存取资料等。PLL用于振荡器中的反馈技术。
王义强·2018-09-22 18:00

5.HAL库之时钟系统及定时器SYSTICK

PLL:锁相环倍频输出，包括主PLLCL
南国枫火·2018-09-11 12:42

ISE 工程调用PLL锁相环生成四种不同类型的时钟

第一步，用ise建立工程，这里不再赘述第二步，建立PLL工程，必须建立IP核工程才可以调用PLL。ip核在tools目录下。这里需要注意在配置完选型，需要将语言修改为verilog。第三步，双击clocking，进行需求配置。第四步，老师课内配置如下注意，没有使用PLL中的复位，只是使用了锁存位即locked第五步，将生成的IPcord记住所在文件位置，找到.xco文件添加到工程中。接着要使用模块
Headogerz·2018-08-06 21:16

FPGA数字信号处理（十三）锁相环位同步技术的实现

前面介绍了数字通信系统中ASK解调技术的FPGA实现，以及判决门限选择的问题。本文将介绍解调系统中的位同步技术，只有在位同步模块的控制下，才能正确的提取出基带信号中携带的数据。本文设计参考自杜勇老师的《数字调制解调技术的MATLAB与FPGA实现》。位同步位同步模块的主要作用是产生一个与输入数据频率一致的时钟信号，保证每一位数据判决一次，且最好在信噪比最大的时刻进行判决。目前常用的位同步技术有插入
FPGADesigner·2018-07-22 16:16

关于STM32时钟源及配置等相关知识笔记

关于STM32时钟源及配置等相关知识笔记BySky.J2018.06.021，时钟源HSIHSELSILSEPLLMSI（L系列特有）2，主要的几个时钟SYSCLK--->系统时钟PLLCLK--->锁相环时钟
Dancer__Sky·2018-06-02 10:30

STM32时钟配置方法详解

⑤PLL为锁相环倍频输出，其时钟输入源可选择为HSI/2、H
anbaixiu·2018-05-28 11:53

STM32时钟配置方法

⑤PLL为锁相环倍频输出，其时钟输入源可选择为HSI/2、H
伏-念·2018-03-26 22:00

STM32的时钟系统RCC详细整理

，可接石英/陶瓷谐振器，或者接外部时钟源，频率范围是4MHz–16MHz；③LSI是低速内部时钟，RC振荡器，频率为40KHz；④LSE是低速外部时钟，接频率为32.768KHz的石英晶体；⑤PLL为锁相环倍频输出
csshuke·2017-12-26 10:35

一、stm32最小系统

、复位电路、下载电路电源电路时钟电路STM32最小系统外部共有两个时钟电路：（1）32.768KHZ低速晶振电路，主要做RTC时钟源（2）4~16M的外部高速晶振电路（该开发板选用8MHZ），经过内部锁相环
关于我在程序员路上越走越远·2017-12-11 05:43

锁相环的组成和工作原理

17011210547转自http://mp.weixin.qq.com/s/ok6S8sKKG-PW2jpoDjlg_A【嵌牛导读】许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的
徐Jiao·2017-11-19 20:09

锁相环的组成和工作原理

17011210547转自http://mp.weixin.qq.com/s/ok6S8sKKG-PW2jpoDjlg_A【嵌牛导读】许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的
徐Jiao·2017-11-19 20:09

STM32 的时钟系统

用于驱动RTC时钟（RTCCLK）5.PLL为锁相环倍频输出。主PLL由HSI或HSE提供时钟信号。一共有三个PLL，分别为主PLL、专用PLLI2S、专
一只黑瘦·2017-08-10 13:20

STM32(1)

STM32F10X电源，时钟电路，复位电路，下载电路电源：AMS1117，电压变换，直接接主板的地，方便散热，5V转3.3V复位电路：stm32低电平复位时钟电路：三个时钟提供，1.内部时钟（8MRC时钟）2.锁相环
B0B_ShE·2017-07-09 23:49

ARM cortex a 之时钟系统3

//下面就是各个寄存器的的偏移地址了//下面是时钟相关的寄存器相对时钟控制器基地址的偏移值，里面有锁相环锁定周期寄存器，//锁相环控制寄存器，时钟源控制寄存器，时钟源开关，时钟分频
飞寞·2016-08-20 15:26

ARM cortex a 之时钟系统2

时钟的产生：振荡放大器连接到了外部晶体时钟锁相环使得低输入频率转换为高频时钟来适应S5PV210要求。它的时钟发生器块还包括一个内置的逻辑单元，在每个系统复位后来稳定时钟频率。
飞寞·2016-08-20 13:53

MCG模块简介

输入的参考时钟一般经过分频后进入FLL（锁频环）或PLL（锁相环）进行倍频处理，当然也可以不通过FLL或PLL，而直接输出给各个模块。
CSDN_Jain·2016-08-01 13:50

嵌入式Linux裸机开发（六）——S5PV210时钟系统

系统时钟一般由外部低频24MHZ晶体振荡器通过锁相环电路PLL倍频产生。通过外部的低频晶体振荡器产生系统时钟不仅可以减少干扰还可以降低成本。外设的工作频率越高，功耗越高，越不稳定。
天山老妖S·2016-06-07 13:32

STM32F4学习笔记2——时钟与复位系统

STM32F4采用了三种不同的时钟用来驱动系统时钟（SYSCLK） ·HSI振荡器时钟（内部时钟） ·HSE振荡器时钟（外部时钟） ·PLL时钟（锁相环时钟） 这些设备有以下两种二级时钟源 ·32kHz
z312811966·2016-05-06 12:00

FPGA视觉从入门到放弃——Canny算子

毕竟没有什么方法或工具可以永远时尚下去，所以从入门到放弃也算是进步之选嘛~二.Prefix1.常用变量术语CLK    时钟20nsLLC    经过锁相环的时钟37nsoddfield 采集奇场图像时输出高
shadow_guo·2016-04-21 21:00

arm学习笔记-时钟（s3c2451）

主锁相环MPLL作为系统时钟的参考时钟辅助锁相环EPLL作为特殊的功能块的参考时钟MPLL的配置方法OM【0】寄存器配置为0，则时钟源为XTl，配置为1，则时钟源为外部时钟EXTCLKEPLL的配置方法如下图配置
qq_25356929·2016-04-04 22:00

arm中的PLL，MPLL，UPLL，FCLK，HCLK，PCLK的作用概述

一，PLL    S3C2440CPU主频可达400MHz，开发板上的外接晶振为12M，通过时钟控制逻辑的PLL（phase locked loop，锁相环电路）来倍频这个系统时钟。
u014353386·2016-04-01 01:00

STM32F10x之RCC

PLL：锁相环倍频输出，严格来说它不是独立时钟源，需
hackvilin·2016-03-29 15:00

【iCore3 双核心板_FPGA】例程十：锁相环实验——锁相环使用

实验指导书及代码包下载：http://pan.baidu.com/s/1boeODjxiCore3购买链接：https://item.taobao.com/item.htm?id=524229438677
XiaomaGee·2016-03-11 14:00

STM32_架构_笔记

高速内部时钟、RC振荡器，8Mhz2、HSE高速外部时钟，外部晶振，4-16Mhz3、LSI低速内部时钟、RC振荡器，独立看门狗/RTC的时钟源4、LSE低速外部时钟，32.768Khz，RTC时钟源5、PLL锁相环倍频输出
benjamin721·2016-03-10 10:00

TAS5754应用笔记

上电自动复位所有寄存器系统时钟图：LRCK/FS可以作为时钟源，需要软件配置fs代表I2S输入数据的采样频率时钟分叉树：可选时钟源有三种：MCLK/GPIO/SCLK选择SCLK作为时钟源的话，需要手动配置PLL锁相环的参数
wzz4420381·2016-03-08 23:00

arm9的时钟和定时器

时钟两种能够提供时钟的方式：1） 晶振2） PLL（也就是锁相环）：通用PLL需啊一个晶振，和对晶体特定频率分频或倍频的锁相环电路。   
DChipNau·2016-03-08 21:00

Nios学习笔记2——流水灯实验

接下来，我们建立锁相环PLL，给Nios提供时钟。单击Tools->MegaWizar
诚明·2016-02-03 22:00

Nios学习笔记2——流水灯实验

接下来，我们建立锁相环PLL，给Nios提供时钟。单击Tools->MegaWizar
诚明·2016-02-03 22:00
上一页 5 6 7 8 9 10 11 12 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他