E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
高速接口
PMC向数据中心敞开12Gb/s SAS大门
众所周知,PMC曾是专注于通信领域的产品提供商,在
高速接口
芯片以及交换芯片方面具有深厚的技术和客户积累。华为等电信设备厂商是PMC非常紧密的合作伙伴,而PMC在通信领域的大部分业务收入也都源自中国。
weixin_34250709
·
2020-08-24 20:13
零拷贝概念 -- linux内核
零拷贝技术可以减少数据拷贝和共享总线操作的次数,消除通信数据在存储器之间不必要的中间拷贝过程,有效地提高通信效率,是设计
高速接口
通道、实现高速服务器和路由器的关键技术之一。数据拷贝受制于传统的
_charles_
·
2020-08-24 00:54
Linux
内核开发
高速接口
----使用sfp完成以太网传输
最近在做以太网相关的东西,最近参考xapp1082完成了一个通过光口以太网完成数据传输的简单的例子。xapp1082的链接地址如下:xapp1082 xapp1082所对应的工程需要在xilinx的官网注册账号后进行下载。里面包含了ZYNQ中各种以太网的使用情况。xapp1082中介绍了4中以太网的应用。如下表:名称作用pl_eth_1000basex使用AXIEthernet完成通过sfp
black_pigeon
·
2020-08-22 22:03
高速接口
sfp
以太网
高速接口
----使用Aurora8b10b完成光口收发数据(2)
1Aurora复位 从手册上可以得知,Aurora的IP的复位需要关注的信号有reset,gt_reset等,在不同模式下,IP和生成的复位信号是不一样的。模式信号全双工reset:系统复位gt_reset:收发器复位单工模式tx_system_reset:发送端口复位rx_system_reset:接收端口复位 在设计复位的时候,是需要遵守相关的时序才可以的。1.1全双工模式下的复位1.1.
black_pigeon
·
2020-08-22 22:02
高速接口
FPGA边缘检测实例
屏幕有一个圆,圆内显示经过了边缘处理的图像,而圆外则显示原始图像(效果如下图)通过该工程的学习,可以学到如下知识:1、灰度转换、二值化、高斯滤波、sobel算法等图像处理算法,以及FPGA的实现2、SDRAM
高速接口
以及
MDYFPGA
·
2020-08-22 21:43
FPGA
高速接口
----7系列收发器GTP(1)
1.前言 最近在做以太网相关的东西,其中一个其中想要使用MAC通过光电转换模块来完成数据的收发。在Artix7系列FPGA当中,有GTP这个高速收发器。我手上的板子上的核心芯片是ZYNQ7015,这是一个带一个QUAD的ZYNQFPGA,上面的收发器是GTP。对于其他稍微高端一点的ZYNQ上带有收发器应该是GTH/GTX的。但是,只是实现一个千兆网,使用GTP应该是足够了。因此需要了解收发器的使
black_pigeon
·
2020-08-22 20:36
高速接口
QT 图形视图框架(1)
场景QGraphicsScene提供了图形视图框架中的场景,场景拥有以下功能:提供用于管理大量图形项的
高速接口
传播事件到每一个图形项管理图形项的状态,比如选择和处
兜黎
·
2020-08-19 09:15
QT
教程 | SDRAM读写时序介绍(配时序图)
最近公司承接了一个车载视频拼接的项目,该项目使用到了LVDS
高速接口
和DDR3接口,摄像头采集的视频图像数据需要先存入DDR3中然后与通过LVDS传输的主机视频数据进行拼接输出,最终在屏幕上显示画中画的效果
MDYFPGA
·
2020-08-15 21:01
FPGA
【
高速接口
-RapidIO】4、Xilinx RapidIO核详解
一、RapidIO核概述RapidIO核的设计标准来源于RapidIOInterconnectSpecificationrev2.2,它支持1x,2x和4x三种模式,每通道的速度支持1.25Gbaud,2.5Gbaud,3.125Gbaud,5.0Gbaud和6.25Gbaud五种。RapidIO核分为逻辑层(LogicalLayer),缓冲(Buffer)和物理层(PhysicalLayer)三
weixin_30951743
·
2020-08-15 16:22
【
高速接口
-RapidIO】6、Xilinx RapidIO核仿真与包时序分析
提示:本文的所有图片如果不清晰,请在浏览器的新建标签中打开或保存到本地打开一、软件平台与硬件平台软件平台:操作系统:Windows8.164-bit开发套件:Vivado2015.4.2硬件平台:评估板:ZYNQ-7ZC706EvaluationBoard二、介绍上篇文章的最后一小节已经对例子工程进行仿真并通过命令log_wave–r/*记录了所有信号的波形,这篇文章主要介绍RapidIO核的仿真
weixin_30629977
·
2020-08-15 16:05
译:以太网联盟EA在OFC2020之前做了新一轮的
高速接口
互联互操作性活动,重点关注50/100/200/400GE的接口互联,50G PAM4的自协议和链路学习ANEG<
作者:DavidEstes,DavidJ,Rodgers由于Covid-19病毒的普遍增加以及支持我们成员的健康和福祉,以太网联盟EA决定退出今年在加利福尼亚州圣地亚哥举行的光纤会议上的所有活动。包括我们的大多数“以太网联盟@OFC2020”参与会员在内的许多公司也决定退出OFC和EA以太网联盟展位。许多成员表示的担忧是有充分根据的,而EA令我们感到失望的是,我们无法继续进行计划中的展览活动,会议
Xena_Networks
·
2020-08-15 14:13
行业资讯
高速接口
电平标准
https://wenku.baidu.com/view/05c4ed4284868762cbaed58d.htmlhttps://wenku.baidu.com/view/162b3c774a7302768f993953.htmlhttps://www.sohu.com/a/201547917_468626https://zhidao.baidu.com/question/52924552.ht
gaoxcv
·
2020-08-11 11:37
usb设备驱动程序调试与测试技巧
USB是一种灵活的
高速接口
技术,可以替代计算机中原来的串行口和并行口,但灵活性高也意味着更加复杂,使得USB设计,调试以及设计完成后的验证都比较困难。
chinaplus
·
2020-08-11 03:47
FPGA基础知识26(xilinx 高速收发器系列:Xilinx 7 系列的时钟资源(3))
来自:http://xilinx.eetrend.com/blog/9764随着高速互联应用增多,FPGA的
高速接口
提供了很多互联接口,如DP、SRIO、PCI-E等。
Times_poem
·
2020-08-08 13:11
FPGA基础知识
章节12 常见问题 - Segger SystemView使用手册(译文)
为确保数据可以阅读速度不够快,请配置调试器连接到一个
高速接口
(≥4MHz)。问:我能在没有J-Link的情况下进行连续记录吗?不能。连
bjr2016
·
2020-08-08 10:14
segger
Xilinx FPGA的GTx
表1不同系列FPGA集成的GTx及性能GTxtransceiver支持如下
高速接口
(不同系列,集成度不一样,有些只有在高端系列中才有):PCI
恋天的风
·
2020-08-07 19:16
FPGA
【视频】R2S软路由扩展2.4|5G双频WiFi应用演示——03_Master模式
2.4G5GClientMaster千兆以太网概述:FriendlyElec友善电子的R2S软路由是一款饱受欢迎的上网工具,采用性能强悍的RK3288作为主控,提供两路千兆以太网,并预留一个USB2.0
高速接口
Mcuzone野芯科技
·
2020-08-07 14:17
R2S
4G模块
FriendlyElec
R2S
软路由
Openwrt
Master
【视频】R2S软路由扩展2.4|5G双频WiFi应用演示——02_Client模式
2.4G5GClientMaster千兆以太网概述:FriendlyElec友善电子的R2S软路由是一款饱受欢迎的上网工具,采用性能强悍的RK3288作为主控,提供两路千兆以太网,并预留一个USB2.0
高速接口
Mcuzone野芯科技
·
2020-08-07 14:17
R2S
4G模块
【视频】R2S软路由扩展2.4|5G双频WiFi应用演示——01_硬件介绍
2.4G5GClientMaster千兆以太网概述:FriendlyElec友善电子的R2S软路由是一款饱受欢迎的上网工具,采用性能强悍的RK3288作为主控,提供两路千兆以太网,并预留一个USB2.0
高速接口
Mcuzone野芯科技
·
2020-08-07 14:14
R2S
4G模块
Xilinx 7 Series FPGA I/O引脚分配设计原则 —— 杂记
对于
高速接口
(如存储器接口),应保证尽可能短的连线,因此选用器件最
Frank_Tse
·
2020-08-07 11:51
FPGA
嵌入式技术学习
Xilinx
基于Dragonboard 410c的camera调试之Android L上的调试
之前有说过,410c没有专用的camera接口,唯一可以用来外接camera的接口就是那个
高速接口
了。
s_jason
·
2020-08-04 17:28
Redriver 和 Retimer
Redriver,可以重新产生讯号,在
高速接口
上增加讯号质量。高速的讯号频率造成设计上可用的宽裕度降低,增加设计耐用、高性能系统的难度。
King-Five
·
2020-07-30 01:05
硬件设计
AXI4 4.0 FULL 总线协议信号详细定义
1、概述AXI协议是ARM制定的
高速接口
协议,支持在主从设备间提供高性能、高频率的系统通信。
msgoc
·
2020-07-28 04:38
interface
Virtex6 GTX Transceiver简介
Virtex6GTXTransceiver简介 在Xilinx的Virtex6FPGA中,GTX作为一种低功耗的吉比特收发器,配置灵活,功能强大,并与FPGA内部的其他逻辑资源紧密联系,可用于实现多种
高速接口
Upsame
·
2020-07-14 04:47
FPGA
Linux开始支持Thunderbolt 3接口
随着WindowsPC和MAC逐渐开始支持新一代
高速接口
Thunderbolt3(雷电接口),LinuxPC也即将迎来这一科技。
腾讯开发者
·
2020-07-13 06:55
kafka为什么那么快&磁盘顺序读写与内存随机读写
--(零拷贝)技术可以减少数据拷贝和共享总线操作的次数,消除通信数据在存储器之间不必要的中间拷贝过程,有效地提高通信效率,是设计
高速接口
通道、实现高速服务器和路由器的关键技术之一ZeroCopy中直接从内核空间
My和风大福
·
2020-07-13 05:09
复习资料
基于RocketIO的高速串行协议设计与实现
过去主要用于光纤通信的串行通信技术—SERDES正在取代传统并行总线而成为
高速接口
技术的主流。
csid_502
·
2020-07-12 08:35
EDMA3模块及其在AIF接口中的应用
摘要:增强型直接内存访问EDMA是DSP中一种高效的数据传输模块,能够不依赖CPU进行数据的搬移,是在
高速接口
的使用中,十分重要的设备。
zzsfqiuyigui
·
2020-07-10 15:11
C6000
DM642
【
高速接口
-RapidIO】3、RapidIO串行物理层的包传输过程
一、引言前几篇文章已经谈到RapidIO的协议,串行物理层与控制符号。RapidIO协议包括读事务(NREAD),写事务(NWRITE),流写事务(SWRITE),有响应的写事务(NWRITE_R),原子操作(ATOMIC),维护操作(MAINTENANCE),门铃事务(DOORBELL)和消息(MESSAGE)这几种。RapidIO的串行物理层是基于SERDES的,关于SERDES涉及的一些相关
weixin_30699955
·
2020-07-10 06:29
【
高速接口
-RapidIO】1、RapidIO协议概述
一、RapidIO背景介绍RapidIO是由Motorola和Mercury等公司率先倡导的一种高性能、低引脚数、基于数据包交换的互连体系结构,是为满足和未来高性能嵌入式系统需求而设计的一种开放式互连技术标准。RapidIO主要应用于嵌入式系统内部互连,支持芯片到芯片、板到板间的通讯,可作为嵌入式设备的背板(Backplane)连接。RapidI0采用三层分级体系结构,该分级结的如下图所示其中逻辑
R芮R
·
2020-07-10 06:47
AM335x硬件开发使用指南(三)
FunctionalBlockDiagram三、Parallel由于本人认为翻译为并行功能特别的土,所以就直接用上Parallel这个单词了下面进入主题前言AMR335X包含多媒体卡(MMC),安全数字(SD)和安全数字I/O(SDIO)3个
高速接口
模块
EE林
·
2020-07-08 20:54
硬件设计
ARM
掌握USB/HDMI/MHL/DP验证规范
高速接口
传输一次上手
转载自http://www.istgroup.com/schinese/2_news/02_news_detail.php?ID=271本来打算写一篇关于MHL,HDMI和USB的文章,但是发现网上还没有MHL2.0或3.0的spec供下载,担心自己不参考spec写出来会有错误,所以就在网上找了一篇文章进行转载。除了MHL,HDMI和USB外,这篇文章还对另一种常用视频通信协议DisplayPor
flaoter
·
2020-07-07 07:07
bus
基于FPGA的光纤数据传输
Aurora8B10B接口的描述光纤项目的代码设计MZ7015开发板工程MZ7015开发板测试代码MA7035FA开发板代码仿真结果下板结果总结项目简述在这次的实验中我们主要学习SFP接口的使用,该接口是
高速接口
主要是使用
朽月
·
2020-07-06 12:23
FPGA
【基础学习】Avalon-ST接口协议
Avalon-ST接口是一种单向点对点的
高速接口
,主要针对的是高速数据流的传输,减少数据流处理中的瓶颈。带有Avalon-ST接口的IP核可以用来处理要求高带宽、低延迟、单向性的数据。
zenglichuanjia
·
2020-07-06 12:20
FPGA
PCIe
接口
Avalon-ST
协议
嵌入式系统中的FPGA
前言FPGA可以实现高速硬件电路,如各种时钟,PWM,
高速接口
,DSP计算等硬件功能。这是Cortex-M处理器软件无法比拟的。
姚家湾
·
2020-07-06 10:43
mbed
iot
[ZYNQ入门宝典]GTX高速口怎么玩(一)
GTX的概述
高速接口
本来就复杂,Xilinx的IP虽然方便,但定制化参数较多,需要去了解的知识很多,官方文档就四五百页。还好在大多数应用里我们都只是用了其皮毛。
ERROR:99
·
2020-07-06 03:20
ZYNQ学习系列
以太网ethernet MAC RGMII的一点总结
token=1d4a7f4baa27e97a背景定义12pins,数量少,成本低,频率要求高ctrl+phy的结构,是常见
高速接口
的结构形式。phy可以外置。
亓磊
·
2020-07-05 16:09
verilog
FPGA选型
例如是否需要
高速接口
,如果需要的话,需要多少个通道,各个
shaobojiao
·
2020-07-05 11:37
IntelFPGA_DDR_IP
以
高速接口
为例:一般在一个时钟周期内只传输一次数据,它是在时钟的上升期进行数据传输;而DDR内存则是一个时钟周期内传度输两次数据,它能够在时钟的上升期和下降期各传输一次数据,因此称为双倍速率数据传输。
Ambitio-Roc.
·
2020-07-05 09:22
FPGA设计基础
FPGA实现低
高速接口
更新说明
1基于FPGA实现高/低速接口(更新说明)01、基于FPGA实现IIC接口;已实现。02、基于FPGA实现SPI接口;已实现。03、基于FPGA实现UART接口;已实现。04、基于FPGA实现CAN接口;已实现。05、基于FPGA实现RGMII接口;已实现,待更新。06、基于FPGA实现QSGMII接口;已实现,待更新。07、基于FPGA实现SRIO接口;已实现,待更新。08、基于FPGA实现DD
宁静致远dream
·
2020-07-04 23:06
FPGA
高速接口
---基础篇(一)
高速接口
系列博文内容摘录自赛灵思高速串行接口文档,博文为学习交流个人备注记录为目的,若有侵权等相关事宜请告知。
JiaoCL
·
2020-07-04 21:38
高速串行接口技术
闲话Zynq UltraScale+ MPSoC (连载1)——忆老前辈Zynq-7000
相比它的前辈Zynq-7000,这款SoC功能显得更加强劲:最显著的变化是新加入了GPU和视频编解码器,PS端的
高速接口
更加丰富。
_Hello_Panda_
·
2020-07-04 17:15
xilinx随笔
Zynq
Zynq
UltraScale
Xilinx
Zynq-7000
ARM FPGA DSP 系统
FPGA的优势有三个方面:1)通信
高速接口
设计。
俗子凡夫
·
2020-07-04 16:58
嵌入式开发
嵌入式
ZYNQ-7000 SoC几种DMA的区别与对比
一、AXI总线与DMA对于ZYNQ,掌握PS与PL的
高速接口
;掌握几种DMA的区别与用法;能够编写基于AXI-4总线的用户IP且打包,意味着对ZYNQ器件的掌握已经进入了真正的入门,或中级水平。
刘小狼
·
2020-07-04 15:06
FPGA
FPGA之道(10)布线资源与接口资源
文章目录布线资源接口资源专用
高速接口
资源布线资源FPGA中的布局布线资源主要包括三部分:CB、SB和行列连线。
李锐博恩
·
2020-07-04 07:38
#
FPGA之道精选
Lexar 雷克沙新款固态硬盘发布,高性能首选
雷克沙NM700独特性能包括配备PCIe3.0四通道
高速接口
,读取速度高达3500MB/S,写入速度高达2000MB/S。
科技互联
·
2020-06-29 23:12
通用软件无线电平台 USRP X310
USRPX310由两个收发DC到6GHz,带宽最大达160M的两张子板,可供选择的
高速接口
(PCIe,万兆口,千兆口),以及一个资源丰富,用户可编程的Kintex-7FPGA组成。
luowave2012
·
2020-06-24 09:41
高速接口
SFP、GbE、SRIO、PCIE、CPRI和SGMII的参考时钟选择问题
参考时钟大小由
高速接口
线速率决定。SFPSFP线速率一般为4.25Gb/s、2.125Gb/s和1.0625Gb/s。在ZynQ7000手册ug476中可以看到不同接口支持的典型参考时钟,如下图。
努力不期待
·
2020-06-20 22:45
01_硬件
【
高速接口
-RapidIO】6、Xilinx RapidIO核仿真与包时序分析
原文:https://www.cnblogs.com/liujinggang/p/10123498.html提示:本文的所有图片如果不清晰,请在浏览器的新建标签中打开或保存到本地打开一、软件平台与硬件平台软件平台:操作系统:Windows8.164-bit开发套件:Vivado2015.4.2硬件平台:评估板:ZYNQ-7ZC706EvaluationBoard二、介绍上篇文章的最后一小节已经对例
jacksong2021
·
2020-05-11 06:12
【
高速接口
-RapidIO】5、Xilinx RapidIO核例子工程源码分析
原文:https://www.cnblogs.com/liujinggang/p/10091216.html提示:本文的所有图片如果不清晰,请在浏览器的新建标签中打开或保存到本地打开一、软件平台与硬件平台软件平台:操作系统:Windows8.164-bit开发套件:Vivado2015.4.2硬件平台:评估板:ZYNQ-7ZC706EvaluationBoard二、打开例子工程1、新建工程,并在I
jacksong2021
·
2020-05-11 06:25
上一页
1
2
3
4
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他