E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
ALLEGRO
使用Ultra Librarian结合
Allegro
导出
Allegro
封装
使用UltraLibrarian结合
Allegro
导出
Allegro
封装前些天在使用TI(德州仪器)的一些芯片时发现,TI会提供器件的原理图符号,PCB封装以及器件的3D模型等,由此一看一切都似乎变得简单了
always#
·
2020-07-06 10:05
AllegroPCB设计
Allegro
PCB设计中Etch层走线阻焊开窗的一种方法
在新版本的
Allegro
中如果采用COPY或者Z-COPY命令的话,走线CLINE只能在ETCH层中进行复制或者切换,无法复制到非ETCH层中,而阻焊开窗的核心操作其实需要在阻焊层SOLDE_MASK进行走线处理
31253
·
2020-07-06 08:34
HW
Cadence之
Allegro
:覆铜及其删除、隐藏
文章目录一、覆铜二、删除覆铜三、隐藏覆铜一、覆铜在覆铜前需要画出板框外形,这里要用到两种网络类型:BoardGeometry–Outline(白线)和RouteKeepin(黄线),且要保证前者比后者覆盖的范围要大。点击shape—选择你要放置的形状,一般选择Rect第一个红色箭头是表示动态覆铜,最好选这个;第二个红色箭头是要选择覆铜所属的网络,一般是GND二、删除覆铜点击菜单栏上的红叉delet
I and EE
·
2020-07-06 08:34
电子通信基础
Allegro
专题【5】——Orcad to PCB Editor
前言:为了方便查看博客,特意申请了一个公众号,附上二维码,有兴趣的朋友可以关注,和我一起讨论学习,一起享受技术,一起成长。前面已经基本完成了原理图库和器件封装库的制作,接下来,正式开始到原理图和PCB的设计。这里是以STM32的开发板为例。1.Orcad只要准备好了元器件的原理图库,剩下的就是按照电气特性完成连接。1.1DRC检查做完原理图,我们需要进行DRC检查,就电气特性、物理特性等进行检查,
霁风AI
·
2020-07-06 08:28
工匠工具
Allegro学习
Allegro
专题【4】——通孔焊盘的制作
前言:为了方便查看博客,特意申请了一个公众号,附上二维码,有兴趣的朋友可以关注,和我一起讨论学习,一起享受技术,一起成长。1.概述本文以绘制2.54的插针焊盘为例,尺寸下图:常用尺寸范围:参数尺寸(mil)尺寸(mm)备注钻孔直径(Drilldiameter)实物尺寸+8-12mil实物尺寸+0.2~0.3mm规则焊盘(RegularPad)Drilldiameter+10-20milDrilld
霁风AI
·
2020-07-06 08:28
工匠工具
Allegro学习
做PCB设计要知道哪些知识!这10点精髓得了解,不然就是瞎折腾
答:市场上面主要有三款PCB设计软件,一是"AltiumDesign",熟称AD;二是公司的PADS;三是大名鼎鼎的"
allegro
";2,什么是3W原则?
EDA365????
·
2020-07-06 07:49
PCB
PCB设计
硬件设计
PCB
EDA
Allegro
快捷键设置05-常用组合键设置
立题简介:内容:简单介绍
Allegro
绘制的PCB环境下的快捷键-常用组合键设置;来源:实际使用得出;作用:对
Allegro
绘制PCB快捷键进行介绍-常用组合键设置;PCB环境:Cadence16.6;
EDA365????
·
2020-07-06 07:16
Allegro
Allegro
快捷键-PCB环境
立题简介:内容:简单介绍
Allegro
绘制的PCB环境下的快捷键;来源:实际使用得出;作用:对
Allegro
绘制PCB快捷键进行介绍;PCB环境:Cadence16.6;立题详解:对“
allegro
”板而言
EDA365????
·
2020-07-06 07:16
Allegro
Cadence的
allegro
下设置阻抗
立题简介:内容:介绍orCAD下器件信息显示推荐;来源:实际使用得出;作用:介绍orCAD下器件信息显示推荐;PCB环境:Cadence16.6;立题详解:对“PCB设计”而言,对“信号传输”而言,其不能简单理解为“线路连通”即可,因为对信号而言,其有“高速”、“低速”等区别,同时具有“信号质量”、“电源质量”等等因素指标,若只是简单连通线路,在信号频率大到一定程度时,信号质量会急速下降,造成PC
EDA365????
·
2020-07-06 07:16
Allegro
3大常用PCB设计软件AD、PADS、
Allegro
应该学哪个?
有关PCB设计软件很多,主流的设计软件有:AltiumDesigner、PADS以及
Allegro
,我要学习的话,应该从哪个软件入门学习,还是说只要学习了其中之一,另外的软件就学得差不多了呢?
EDA365????
·
2020-07-06 07:16
Allegro
Allegro
(cadence)导出gerber文件步骤
最近学习使用cadence软件设计了几块电路板,在使用过程中导出gerber的时候对其操作步骤和容易出错的设置做了总结,导出gerber步骤如下:一、设置参数(设置精度、检查参数)生成钻孔(参数)文件:二、DrillLegend、Drill钻孔文件:如果需要不规则钻孔文件,在输出NCRoute即可三、输出光绘文件:在使用通用参数模板的情况下,根据需要增减一些类中的子类即可,如下图:设置完成上述步骤
wkonghua
·
2020-07-06 07:24
Cadence从原理图到PCB的具体步骤
点击开始菜单,然后依次是所有程序--
Allegro
SPB15.5–DesignEntryCIS,在弹出的StudioSuiteSelection对话框中选择第一项OrCAD_Capture_CIS_optionwithcapture
青山依旧在ng
·
2020-07-06 06:11
Allegro
学习之提示由于找不到cdsCommon.dll,libem.dll以及突然打不开PCB Editor等软件
1.确认这两个文件都在,那就是没有在环境变量里添加路径的问题,在安装目录SPB_16.6下搜索cdsCommon.dll,libem.dll,如下图所示:接着右键打开文件位置,复制路径WIN10中右键我的电脑(此电脑),选择属性,打开如下图,选择左侧高级系统设置打开环境变量:G:\cadence\SPB_16.6\ASI\Update4\tools\pcb\binG:\cadence\SPB_16
weixin_37879993
·
2020-07-06 02:17
allegro-工程
Allegro
中板子边框不封闭导致的z-copy无法用的问题
画一个不规则的边框,有半圆形状,导致边框不封闭,无法使用Z-COPY命令,下边是解决办法:1画好Outline后,选择shape->ComposeShape,options选项卡中设置如下设置好后,选中画好的Outline,右键Done。就生成了相应的shape。2删除画好的不封闭的outline。选择删除,在Find选项卡中点击allon,然后把shape去掉,如下选中所有东西,右键DONE,就
weixin_34409822
·
2020-07-06 01:45
Allegro
快捷键设置
一、快捷键设置
Allegro
可以通过修改env文件来设置快捷键,这对从其它软件如AD或PADS迁移过来的用户来说,可以沿用以前的操作习惯,还是很有意义的。
weixin_30746117
·
2020-07-05 21:50
allegro
使用汇总
http://blog.163.com/vinnior_6539/blog/static/73714743201161332657995/
allegro
使用汇总[转贴]2011-07-1315:26:57
weichushun
·
2020-07-05 20:22
pcb
allegro
16.6 出gerber时drill文件出问题及解决
Mark一下,第一次遇到。16.6版本出drill,工厂说看不到钻孔文件。mm单位设计1.先尝试更改一些参数,在出drill时,如下图:如果选择English,format不用修改,出drill不会出错如果选择Metric,前面的format必须修改,否则会出错,查看有问题,给工厂也会反馈提示无drill文件后面发现并非如此,这些参数有影响,主要是cam350导入问题。那么设置应该是:drl文件里
双1111
·
2020-07-05 19:34
PCB
ALLEGRO
直接转PADS方法
添加用户变量变量名:AEX_BIN_ROOT值:PADS软件中translators软件的bin目录路径比如我的:AEX_BIN_ROOT=C:\MentorGraphics\9.5PADS\SDD_HOME\translators\win32\bin添加用户变量变量名:AEX_ENABLE_JOBPREFS_LAYER_FIX值:1比如我的:AEX_ENABLE_JOBPREFS_LAYER_F
YOYO--小天
·
2020-07-05 14:56
Cadence
ORCAD
软件
Allegro
技巧之蛇行线制作
1.前言蛇行线可在
Allegro
中由elong_by_pick自動完成。若想以半自动方式则可用delaytune命令。2.說明在
Allegro
15.1中須下载新版ISR。
YOYO--小天
·
2020-07-05 14:24
Cadence建立PCB步骤
1、打开PCBEditor-》
Allegro
PCBDesignGXL2、File-》New其中Board(wizard)为向导建立PCBFile-》SaveAs更改PCB存放路径3、Setup-》DesignParameter
YOYO--小天
·
2020-07-05 14:24
如何设置
allegro
的快捷键
Allegro
可以通过修改env文件来设置快捷键,这对于从其它软件如protle或PADS迁移过来的用户来说,可以沿用以前的操作习惯,还是很有意义的。
sxlwzl
·
2020-07-05 13:18
allegro
硬件设计需要的工具
硬件设计的一般流程:以下是笔者做硬件设计经常使用的软件工具(并不全面):EDA软件作为硬件设计的核心就是原理图和Layout设计,笔者常用的是Cadence(OrCAD+
Allegro
),当然还有其他设计软件
sternlycore
·
2020-07-05 13:12
硬件设计杂谈
论文编写的9个实用软件
相比与Altiumdesigner和
allegro
,fritzing
文鸿开源工作室
·
2020-07-05 06:32
工具
allegro
导出gerber文件
1、Export-Gerber每一层的未定义线宽都要进行设置一下2、setup-colors,将全局颜色关掉,开启geometry下silkscreen_top(包括PkgGeohe和BrdGeo)和manufacturing下的autosilk_top。Export-Gerber,右键点击一个文件夹,选择add,新建一个SILKSCREEN_TOP,新建好后,此时的SILKSCREEN_TOP文
无聊达612
·
2020-07-05 05:53
硬件
cadence
Allegro
---层叠结构设置
PCB层叠结构层叠结构是一个非常重要的问题,不可忽视,一般选择层叠结构考虑以下原则:·元件面下面(第二层)为地平面,提供器件屏蔽层以及为顶层布线提供参考平面;·所有信号层尽可能与地平面相邻;·尽量避免两信号层直接相邻;·主电源尽可能与其对应地相邻;·兼顾层压结构对称。对于母板的层排布,现有母板很难控制平行长距离布线,对于板级工作频率在50MHZ以上的(50MHZ以下的情况可参照,适当放宽),建
qijitao
·
2020-07-05 02:53
硬件基础
基于巨磁电阻(GMR)的
Allegro
IC
转至:http://blog.sina.com.cn/s/blog_1a29b25300102z1ky.html摘要
Allegro
MicroSystems,LLC是开发、制造和销售高性能集成电路(IC)
neufeifatonju
·
2020-07-05 01:36
Cadence Other格式网表导出与导入
Cadence支持两种方式的网表导出与导入:一、OrcadCaptrue网表导出,导入
Allegro
二、Other格式的网表导出,导入
Allegro
第一种方式是在Orcad的Toos->CreateNetlist
mmhh3000
·
2020-07-05 00:48
原理图与PCB
Allegro
16.5中板子边框不封闭导致的z-copy无法用的问题
用的是cadence16.5,由于通过File-->Import-->DXF导入的板子边框图是多个line组成的图形,所以不能用Z-COPY命令来生成RouteKeepin和PackageKeepin。网上有几种办法经过验证只有这个办法可行:我先把结构的DXF文件变成OUTLINE,又在SHAPE-->COMPOSESHAPE中还是Activeclass选择BoardGeometry,addsha
小马过河-
·
2020-07-05 00:13
Cadance
导出gerber文件前的全面检查(以cadence PCB设计软件为例)
Incrementalreferenceupdate2)Updateentiredesign&AddIntersheetReferences2.DesignRulesCheck:无DRC错误3.CreateNetlist4.Lock整个工程文件二.
Allegro
PCB1
metersun
·
2020-07-05 00:12
cadence
allegro
绘制原理图库
前言:为什么投向了
allegro
本科毕业于电子信息工程专业。
师范大学生
·
2020-07-04 23:49
PCB
layout
cadence
allegro
pcb设计制作
allegro
遇到的问题汇总 避免忘记
4、OrCAD跟
Allegro
交互设置?5、在制作封装时,如何修改封装引脚的PINNumber?6、ORCAD画原理图时,offpageconnector后加上页码的方法?
lailxn
·
2020-07-04 20:49
EDA工具
allegro
使用
Allegro
绘制PCB板——器件的摆放
手工摆放元件:在
Allegro
中选择,Place->Manually,在元件被导入后,在Componentsbyrefdes中就会有C1、C2等原理图中的标号。
雄关迈步
·
2020-07-04 20:59
[Game Engine]开源游戏框架(转至wiki)
Allegro
-基于C/C++的游戏引擎,支持图形,声音,输入,游戏时钟,浮点,压缩文件以及GUI。Axiom引擎-OGRE的衍生引擎。
huodianyan
·
2020-07-04 18:24
云·游戏架构(网络
服务
系统等)
云·游戏客户端
云·游戏技术
Cadence 17.2 Padstack Editor入门指南(2)
Cadence17.2PadEditor入门指南(2)创建自定义焊盘及封装PadEditor与
Allegro
PCBDesigner相互配合,可以做出各种类型的封装。
big_magee
·
2020-07-04 17:29
学习
学习笔记
软件
Cadence
Allegro
导网表的错误问题解决(一)
在
Allegro
导入网表的时候,有时候会出现这样一个错误问题,如下:——Oversights/Warnings/Errors——#1ERROR(SPMHNI-235):Errordetectedsavingdesign.ERROR
碎碎思
·
2020-07-04 07:10
PCB
allegro
出光绘文件出现的几个问题
首先出光绘前要保证没有DRC错误出Gerber时提示如下错误:一:设置好光绘文件参数后,选择checkdabasebeforeartwork后,点击生成光绘时出现错误告警信息:databasehaserrors:artworkgenerationcancled.pleaserundbdoctor.可行的解决方法:1.运行内部,或外部dbdoctor,内部的在tools-databasecheck2
碎碎思
·
2020-07-04 07:39
PCB
Cadence
Allegro
如何制作表贴封装?
**问题描述:**Cadence
Allegro
如何制作表贴封装?
廖光铖
·
2020-07-04 06:34
Cadence
17.2
Cadence
allegro
中怎样设置画图区域的栅格点(grids)
Cadence
allegro
中怎样设置画图区域的栅格点软件环境:cadence
allegro
16.6图1 Cadence中的栅格点表示绘制pcb的时候最小单位。
yfrluminzhi
·
2020-07-04 04:06
cadence
技巧
经验分享
PCB正片和负片有什么区别
见下图:在
Allegro
中使用正负片的特点:正片:优点是所见所的,有比较完善的DRC检查。它的缺点是如果移动零件(一般指?DIP的)或贯孔,铜箔需重铺或者重新连结,否则就会短路或开路。
linuxmake
·
2020-07-02 12:03
Cadence
allegro
转pads(使用
allegro
16.3和pads9.3.1)
不是这个文件夹)拷贝到cadence的$HOME\pcbenv文件夹(例如我的机器是C:\SPB_Data\pcbenv)中;2、创建一个新的文件夹abc,将abc.brd拷贝到文件夹abc中;3、用
allegro
hj33053252
·
2020-07-02 02:03
详解如何加载SKILL文件及
allegro
.ilinit内容解析
在
allegro
环境下使用SKILL,必须要先载入后才能使用相关的命令,一种方式是直接在COMMAND窗口输入skillload("SKILL文件名")来载入,这种方法只针对当前开启的
ALLEGRO
才有效
hj33053252
·
2020-07-02 02:03
电子电路
Allegro
PCB -通孔焊盘制作 及Flash制作
通孔焊盘制作,比如插针封装数值确定:mil单位毫米单位Drilldiameter:实物尺寸+8-12milDrilldiameter:实物尺寸+0.2~0.3mmRegularPad:Drilldiameter+10-20milRegularPad:Drilldiameter+0.254~0.5通常正规焊盘是孔径的2倍,即2*DrilldiameterFlash焊盘的Innerdiameter=D
aodan3459
·
2020-07-01 17:41
Quicklisp
QuicklispisalibrarymanagerforCommonLisp.Over550librariesWorkswithABCL,
Allegro
CL,ClozureCL,CLISP,CMUCL
Veini
·
2020-07-01 14:03
Lisp
使用正片和负片为何会得到效果相同的PCB?
图1正片和负片的区别(左正片,右负片)当你使用
Allegro
画了1个PCB,有的层设置成了正片,有的层设置成了负片,Gerber交给PCB板厂后,因为有正片有负片,所以板厂会使用两个不同的制作工艺。
努力不期待
·
2020-07-01 11:05
01_硬件
Allegro
的飞线管理
Allegro
的飞线管理在使用Candence的时候,我们用OrCAD设计完原理图把网络
Allegro
之后,我们就可以进行布板设计了,本篇介绍一下飞线的管理使用,希望能给大家一些帮助。
zklean
·
2020-06-30 14:26
Cadence 16.6PCB设计之PCB封装设计笔记
最新使用
Allegro
的Orcad画了一块板子,并用
Allegro
设计PCB。为了避免忘记,在此记个笔记吧!
发了疯的哈士奇
·
2020-06-30 11:37
备忘:
Allegro
出CAM的步骤
一、出光绘文件。后缀.art1.设置Manufacture->Artwork->GeneralParameters选项卡。2.点击Apertures->Add-->Auto(withoutrotation)->Sort(bystation)3.在FilmControl选项卡选中要出的层,点CreateArtwork二、出钻孔文件。后缀.drl和.rou1.Manufacture->NC->Dril
小雷总
·
2020-06-30 09:15
电路设计
进军欧洲市场,除了亚马逊和eBay,还有这10大电商平台
下面就来介绍下那些在欧洲拥有大量忠诚客户的电商平台,如果卖家要进入该市场,可以考虑入驻这些平台:1、
Allegro
作为欧洲访问量第五高的电商平台,卖家进军东欧市场可以考虑
Allegro
。
佐佐吉牧
·
2020-06-30 05:45
外贸行业知识
allegro
reuse功能
用途:1.
allegro
中某些模块在其他PCB板中已经成熟使用,在新的PCB中,如果要使用,不用再重复画一遍,直接使用的一种方法。
yamafe
·
2020-06-30 05:18
PCB
Allegro
PCB封装PIN NUM 修改 删除 增加
Allegro
PCB封装PINNUM修改及删除最近碰到问题:原理图orcad中器件封装的PINnum必须和
Allegro
PCB封装的PINNUM完全对应,对于NC的引脚原理图封装上可以不做,但是PCB封装需要做
yamafe
·
2020-06-30 05:17
PCB
上一页
8
9
10
11
12
13
14
15
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他