CMOS电平

【STM32存储器映射-寄存器基地址-偏移】

前言在学习STM32的时候，我们看到很多的寄存器编程，比方说LED灯：//GPIOB.5端口输出高电平GPIOB->ODR|=1ODR|=1ODR|=1<<5;//PB.5输出高//GPIOB端口全部输出高电平
Z小旋·2023-11-17 03:32

FPGA学习笔记——IIC总线解析及三态门

设备空闲状态：高电平因为高电平可以检测设备的好坏。起始位：时钟线高的时候，数据线拉低；停止位：时钟线高的时候，数据线拉高。在起始信号产生之后，总线就处于被占用的状态，在终止信号产生
蓝藻F·2023-11-16 23:11

FPGA模块——IIC协议（FPGA做主机操作24C64）

数据的稳定性和可重复擦写性突出电路设计，可以配置24C64的地址从器件进行开漏输出：输出低电平，输出高阻态来让上拉电路拉高给主机传输的器件地址格式发送字（寄存器）
云影点灯大师·2023-11-16 23:59

74HC595使用方法

74HC595的控制端说明/MR（10脚）：低电平时将移位寄存器的数据清零。通常我将它接Vcc。SH_CP（11脚）：上升沿时数据寄存器的数据移位。Q0->Q1->Q2-->Q3-->...
weixin_44864919·2023-11-16 20:42

stm32f10系列--管脚被设置为输入模式时，对其进行输出操作将影响其输入功能

1.欲完成功能：结构：PA0管脚可以输出高低电平，控制LED灯的亮灭；PA1管脚作为输入，连接一头已经接地的switch开关。逻辑：当开关闭合时，LED灯亮；当开关断开时，LED灯灭。
赵鸣寒·2023-11-16 20:49

±15kV ESD 保护、3V-5.5V 供电、真 RS-232 收发器MS2232/MS2232T

芯片采用3V-5.5V供电，电荷泵仅用4个0.1μF小电容，即可保证在150kbps数据速率下维持RS-232输出电平。主要特点◼符合或超出TIA/EIA-232-F标准◼对RS232总线管脚，
Yyq13020869682·2023-11-16 18:27

硬件单板类机考复习提纲

单板硬件开发总结：元器件特性（电阻、电容、二极管、三极管、晶体、晶振、MOS、磁珠等）示波器与探头选用进制转换I2C、SPI总线逻辑电平PCB布局布线锁相环信号质量问题产生根因（单调性、边沿过缓、毛刺、
玉米加农炮41·2023-11-16 17:35

「Verilog学习笔记」使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器

当EI=1时，U1允许编码，若A[15:8]均无有效电平输人，则EO1=
正在黑化的KS·2023-11-16 15:04

Linux USB基础之虚拟串口枚举流程（三）

当集线器的端口悬空（即没有设备插入）时，输入端就被此两个下拉电阻拉到低电平。在USB设备端，在D+或D-上接入1.5K的上拉电阻到3.3V的电源。1.5K的上拉电阻接在D+或D-上，由设备的速度决定。
楓潇潇·2023-11-16 14:07

计算机网络期末考试知识点汇总

建立，管理，维护会话，流量控制及出错控制传输层:建立、管理和维护端到端的连接网络层:IP选址及路由选择数据链路层:提供介质访问和链路管理物理层:传输数据比特流二、数字信号常用的编码方式如图不归零制:正电平代表
墨姝儿·2023-11-16 11:29

如何使用功率放大器

在使用功率放大器之前，应详细研究其技术规格，包括输入和输出电平范围、最大功率输出、频率范围等。此外，还应注意功率放大器的灵敏度和阻抗匹配要求，选择合适的输入源和
Aigtek安泰电子·2023-11-16 09:49

物理层-编码与调制

通过编码为数字信道)模拟基带信号(通过调制为模拟信道)码元在使用时间域的波形表示数字信号时，代表着不同离散数值的基本波形常见的编码不归零编码存在时间同步问题，不知道到某个时间段有几个码元归零编码自同步，有0电平
山脚下的20岁·2023-11-16 08:40

数字电路信号逻辑电平标准详解

信号的逻辑电平经历了从单端信号到差分信号、从低速信号到高速信号的发展过程。
亦可西·2023-11-16 07:29

FPGA常用电平标准以及LVDS注意事项

单端：信号由一根导线输出，+5V/+3.3V为高电平，0为低电平。差分：信号由两根导线输出，抗干扰能力强。
因为我看过月亮啊·2023-11-16 07:59

FPGA中IO电平标准

FPGA（现场可编程门阵列）的IO电平标准涉及到其输入和输出引脚的电压电平范围，以确保与其他器件和系统的互操作性。
时倾616·2023-11-16 07:59

fpga电平约束有什么作用_FPGA管脚约束

欢迎FPGA工程师加入官方微信技术群点击蓝字关注我们FPGA之家-中国最好最大的FPGA纯工程师社群Edit→languagetemplates：打开即可查看基本语法。一、xilinx中的约束文件1、约束的分类利用FPGA进行系统设计常用的约束主要分为3类。(1)时序约束：主要用于规范设计的时序行为，表达设计者期望满足的时序条件，知道综合和布局布线阶段的优化算法等。(2)布局布线约束：主要用于指定
weixin_39653764·2023-11-16 07:58

fpga电平约束有什么作用_FPGA时序约束理论篇之IO约束

管脚约束  管脚约束就是指管脚分配，我们要指定管脚的PACKAGE_PIN和IOSTANDARD两个属性的值,前者指定了管脚的位置,后者指定了管脚对应的电平标准。  
weixin_39947314·2023-11-16 07:58

FPGA常见的单端信号、双端信号电平标准

FPGA常见的单端信号、双端信号电平标准有一次笔者承接别人项目，在进行K7和5EV之间通讯时，使用OBUFDS进行差分数据传输，电平标准为LVDS_25，出现一个奇怪的现象，当K7没有发送数据，5EV已经收到了数据
I am a FPGAer·2023-11-16 07:57

FPGA学习笔记之电平标准

FPGA学习笔记之电平标准TTLCOMSLVPECLTMDSSSTL，HSTLTTL三极管单端输出，像一般的USB转TTL。一根导线输出：3.3V/5V/0V。
lovefpgarm·2023-11-16 07:27

Xilinx FPGA I/O电平标准简介

目录一、LVTTL（LowVoltageTransistor-TransistorLogic）二、LVCMOS（LowVoltageComplementaryMetalOxideSemiconductor
Coca_tian·2023-11-16 07:57

FPGA-常用电平标准介绍、LVDS供电注意事项

FPGA-常用电平标准介绍、LVDS供电注意事项电平标准等事项，做个笔记文章目录FPGA-常用电平标准介绍、LVDS供电注意事项一、TTL二、CMOS三、LVDS四、TMDS五、SSTL、HSTL总结一
Bellwen·2023-11-16 07:24

FPGA电平标准的介绍

对FPGA的管脚进行约束的时候，常常看到这样的电平标准，例如LVCOM18，LVCOS25，LVDS，LVDS25等等，其实这些都是一系列的电平标准。
横二彪·2023-11-16 07:23

x86 架构下的 BIOS 功能介绍

其实，它是一组固化到计算机内主板上一个ROM芯片上的程序，它保存着计算机最重要的基本输入输出的程序、开机后自检程序和系统自启动程序，它可从CMOS中读写系统设置的具体信息。
那么菜·2023-11-16 03:10

单片机5V转3.3V电平你能想到几种方式，这里有19种，你都会吗？

技巧一：使用LDO稳压器，从5V电源向3.3V系统供电标准三端线性稳压器的压差通常是2.0-3.0V。要把5V可靠地转换为3.3V，就不能使用它们。压差为几百个毫伏的低压降（LowDropout，LDO）稳压器，是此类应用的理想选择。图1-1是基本LDO系统的框图，标注了相应的电流。从图中可以看出，LDO由四个主要部分组成：导通晶体管带隙参考源运算放大器反馈电阻分压器在选择LDO时，重要的是要知道
EDA365电子论坛·2023-11-16 00:37

计算机基础知识考试模拟试题,计算机基础知识选择题考试必备考试真题模拟题...

B3、PC机开机后,计算机首先执行BIOS中的第一部分程序,其目的是_________A、读出引导程序,装入操作系统B、测试PC机各部件的工作状态是否正常C、从硬盘中装入基本外围设备的驱动程序D、启动CMOS
Vayne Yin·2023-11-15 20:08

[单片机课程设计报告汇总] 单片机设计报告常用硬件元器件描述

[单片机课程设计必看]单片机设计报告常用描述硬件设计AT89C51最小系统AT89C51是美国ATMEL公司生产的低电压，高性能CMOS16位单片机，片内含4kbytes的可反复擦写的只读程序存储器和128bytes
BT-BOX·2023-11-15 19:24

2021年电赛模块化程序总结

ADC0804是一款8位、单通道、低价格A/D转换器，主要特点是：模数转换时间大约100us；方便TTL或CMOS标准接口；可以满足差分电压输入；具有参考电压输入端；内含时钟发
是彦歆呀嘻嘻哈哈·2023-11-15 18:14

基于FPGA的边沿检测

在检测到所需要的边沿后产生一个高电平的脉冲。使用高频的时钟对信号进行采样，时钟频率至少要在信号最高频率的2倍以上。
luoai_2666·2023-11-15 14:38

FPGA 学习-边沿检测技术

在检测到所需要的边沿后产生一个高电平的脉冲。这在FPGA电路设计中相当的广泛。没有复位的情况下，正常的工作流程如下：（1）D触发器经过时钟clk的触发，输出trigger信号，保存了t0时刻的信号。
Hack电子·2023-11-15 14:06

基于RS485通信的Modbus通信协议

MCU要想实现RS485通信，必须借助电平转换芯片。因为MCU是TTL电平信号，RS485是差分信号，如何将单端信号转换成差分信号就需要电平转换芯片。TTL电平在传输信号特性逻辑“0”
Coder_貔貅·2023-11-15 13:02

PC6410 DC-DC降压调整器低纹波高效率低功耗

PC6410是一款由基准电压源、振荡电路、比较器、PWM/PFM控制电路等构成的CMOS降压DC/DC调整器。
szpc1621·2023-11-15 13:51

PC1138低压差线性稳压器高集成高纹波抑制比300mA电流输出

■产品概述PC1138系列是使用CMOS技术开发的高速、低压差，高精度输出电压，低消耗电流正电压型电压稳压器。由于内置有低通态电阻晶体管，因而压差低，能够获得较大的输出电流。
szpc1621·2023-11-15 13:21

PC6404降压调整器负载大高集成低纹波800mA大电流输出

PC6406是一款由基准电压源、振荡电路、比较器、PWM/PFM控制电路等构成的CMOS降压DC/DC调整器。
szpc1621·2023-11-15 12:47

串口协议(1-Wire)解析

一线协议概述异步通信串行半双工（分时）电平信号定义：主机和从机通过一根数据线进行通信，在一条总线上可以挂多个器件。
疯狂^兔子^·2023-11-15 12:41

C51- NRF24L01 无线串口模块

IRQ:低电平触发，当状态寄存器中TX_DS、RX_DR或MAX_RT为高时触发中断，当MCU给中断源写1时，中断引脚被禁止。默认状态下所有的中断源是被禁止的。
如图所示z·2023-11-15 12:09

「Verilog学习笔记」优先编码器Ⅰ

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网分析分析编码器的功能表：当使能El=1时，编码器工作：而当E1=0时，禁止编码器工作，此时不论8个输入端为何种状态，3个输出端均为低电平
正在黑化的KS·2023-11-15 11:48

CMT2300A 433MHz SUB-1G无线收发芯片

它是CMOSTEKNextGenRFTM射频产品线的一部分，这条产品线包含完整的发射器，接收器和收发器。CMT2300A的高集成度，简化了系统设计中所需的外围物料。
weng13924672287·2023-11-15 07:32

电平转换器IC

一、前言使用多款电平转换器，记录和分享使用心得目录1.TXB0104(非国产)2.RS0104(国产)二、环境非隔离电平转换，1.8~5V三、正文1.TXB0104(非国产)芯片简介：A端口支持1.2V
大桶矿泉水·2023-11-15 04:49

TPS61088RHLR升压芯片

目录简介手册上典型应用电路根据应用手册设计的原理图（文章最后有验证截图）芯片引脚图根据芯片手册设计原理图1脚是VCC内部稳压的输出引脚2脚EN是芯片的使能引脚高电平时芯片工作低电平时芯片关机3脚FSW和
Aurora Smith·2023-11-15 03:46

linux下Led的设备驱动程序实验总结,Linux让LED灯闪起来

要让led灯闪烁，就是要控制引脚输入高低电平，不断交替变化，然而Linux中，上面的文章提到，驱动和应用是分开的，驱动层对硬件直接操作，应用层通过调用驱动层接口，来实现逻辑功能。
四余·2023-11-15 03:30

信号发生器为什么输出信号和配置参数对不上？

刚操作信号发生器的时候，调节到正弦波输出，参数部分，必须要输入High,Low电平。这个很不方便，对吧？同事说，那个信号发生器就是那个样子，很不好用。我不得不写了一个Python脚本来处理这种转换。
子正·2023-11-14 21:35

Ansys Lumerical | CMOS - 光学仿真方法

通过使用更小的像素尺寸和更大的填充因子，基于CMOS图像传感器像素的数码相机系统的成本正在降低。但是，只有在不牺牲图像质量的情况下，CMOS像素尺寸减小才是可以接受的。
ueotek·2023-11-14 15:25

「Verilog学习笔记」用优先编码器①实现键盘编码电路

注意：编码器的输出是低电平有效，而键盘编码电路输出的是正常的8421BCD码，是高电平有效。
正在黑化的KS·2023-11-14 14:22

FAN73832MX 350mA-650mA 高压600V 能驱动MOSFET和IGBT 半桥栅极驱动IC

先进的电平转换电路允许高侧驱动器的工作偏置电压达VS=-9.8V(典型值)，当VBS=15V时.当VDD和VBS小于指定阈值电压时，两个通道的欠压锁定(UVLO)电路可防止发生故障。输出驱
Hailey深力科·2023-11-14 11:11

深入探析隔离CAN收发器NSI1050-DDBR各项参数

NSI1050-DDBR集成了两个通道的数字隔离器和一个高电平可靠性CAN收发器。数字隔离器是基于Novosense电容隔离技术的氧化硅隔离。高度集成的解决方案可以帮助简化系统设计并提高可靠性。
Hailey深力科·2023-11-14 11:40

ISP（图像信号处理）算法概述、工作原理、架构、处理流程

内置：MEMMAP、MEMSHAREISP架构方案：内置、外置ISP处理流程：Bayer、黑电平补偿（blacklevelcompensation）、镜头矫正（
weixin_46283037·2023-11-14 10:35

USB TO TTL

常用的单片机，引出来的串口，如果不加其他的接口电路，出来的信号就是TTL电平。如果需要看串口的打印信息，一般是需要接一个上位机的，常规的就是电脑，而现在的电脑一般的通信借口只有USB。
search7·2023-11-14 09:33

ISP之BLC（黑电平校正）

ISP之BLC（黑电平校正）目录ISP之BLC（黑电平校正）一、黑电平定义二、黑电平形成原因三、校正位置四、校正方法五、实际应用校正方法关于黑电平调试部分参考一下博客https://blog.csdn.net
岁月蹉跎的一杯酒·2023-11-14 01:27

51单片机IO扩展（并转串）-74HC165

1575257894743)(https://i.loli.net/2019/11/30/XT3VPmCSJzLQrOb.jpg)]双列直插封装PLCC封装说明当移位/置入控制端（SH/L＿＿D＿＿）为低电平时
VectorQ·2023-11-14 01:57

海思图像调试----黑电平

黑电平原理的两种说法：一、将电平增大，可以显示更多暗区细节，可能会损失一些亮区，但图像更多的关注暗区，获取完图像信息再减掉。
weixin_41296561·2023-11-14 01:57
上一页 20 21 22 23 24 25 26 27 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他