Cadence Allegro PCB设计88问解析(二十三) 之 Allegro中设置禁止走线打孔区域(添加Route keepout和Via keepout)
一个学习信号完整性仿真的layout工程师RouteKeepout和ViaKeepout是在PCB设计中经常遇到的两个概念,也就是禁止布线和打孔。一般我们在一些高速信号的连接器的焊盘下面会挖空,为了控制阻抗来参考第三层,这时就会在新建封装添加RouteKeepout或者ViaKeepout,焊盘的次表层就会自动避让铜皮。或者在设计网口的时候,为了避免一些EMC和信号干扰,也会在网口芯片下面挖空,这