FPGA学习日记

Verilog学习方法—基础入门篇（一）

前言：在FPGA开发中，VerilogHDL（硬件描述语言）是工程师必须掌握的一项基础技能。它不仅用于描述数字电路，还广泛应用于FPGA的逻辑设计与验证。
博览鸿蒙·2025-03-09 09:21

FPGA 的 LBC 总线详解

1.LBC总线的定义LBC总线（LocalBusController，局部总线控制器）是FPGA（现场可编程门阵列）中用于高速连接处理器核（如PowerPC、MicroBlaze）与外部设备的并行总线接口
美好的事情总会发生·2025-03-09 09:19

高速PCB设计(布局规划)

核心器件定位：聚焦FPGA、DSP、高速ADC/DAC、时钟芯片等，优先布局以缩短关键信号路径。2.设计要求确认电源
四代目 水门·2025-03-09 09:42

使用Modelsim手动仿真

FPGA设计流程在设计输入之后，设计综合前进行RTL级仿真，称为综合前仿真，也称为前仿真或功能仿真。
寒听雪落·2025-03-09 05:05

基于FPGA的图像中值滤波Verilog实现及MATLAB辅助验证

基于FPGA的图像中值滤波Verilog实现及MATLAB辅助验证图像处理是计算机视觉和图像识别领域的重要组成部分。
CodeWG·2025-03-09 04:26

FPGA又是什么？ASIC呢？

1.EDA（ElectronicDesignAutomation）EDA是电子设计自动化工具的总称，指一系列软件工具的集合，用于支持集成电路（IC）和电子系统的设计、仿真、验证和测试。EDA工具帮助工程师完成从电路设计、逻辑验证到版图生成的流程，用于自动化地完成原本手动执行的复杂设计任务。EDA工具的功能：电路设计：帮助创建数字和模拟电路的设计。仿真与验证：支持在芯片生产前验证逻辑功能。综合与优化
cykaw2590·2025-03-09 00:43

高速图像采集卡设计原理图： 613-VU9P信号处理板卡

基于6UVPXC6678+XCVU9P的信号处理板卡一、板卡概述板卡基于6UVPX标准结构，包含一个C6678DSP芯片，一个XCVU9P高性能FPGA，双路HPCFMC。
大嘴教授·2025-03-08 09:53

【vivado】debug相关时钟及其约束关系

一、前言在xilinxfpga的degug过程中，经常出现由于时钟不对而导致的观测波形失败，要想能够解决这些问题需要了解其debug的组成环境以及之间的数据流。
liuchj04·2025-03-07 05:01

【电路笔记 TMS320C6***DSP】外部存储器接口 A EMIFA向FPGA(作为异步存储器)写入数据的示例

目录DSP和FPGA的连接DSP端：传输数据给FPGAFPGA端：接收数据EMIFA（ExternalMemoryInterfaceA）的“异步存储器”（AsynchronousMemory）指的是那些不与系统时钟同步进行读写操作的外部存储设备
FakeOccupational·2025-03-06 22:14

arm centos7 安装mysql5.7

ARM架构下安装MySQL-学习日记ARM64架构下安装mysql5.7.22的全过程_Mysql_脚本之家错误信息：InstallingMySQLsystemtables....
qq_42331499·2025-03-05 07:23

【国产FPGA入学必备】国产FPGA权威设计指南+配套FPGA图像视频教程

本原创文章由深圳市小眼睛科技有限公司创作，版权归本公司所有，如需转载，需授权并注明出处（www.meyesemi.com)一、《国产FPGA权威设计指南》简介为更好地服务广大FPGA工程师和高等学校师生
小眼睛FPGA·2025-03-04 21:57

FPGA开发，使用Deepseek V3还是R1（2）：V3和R1的区别

以下都是Deepseek生成的答案FPGA开发，使用DeepseekV3还是R1（1）：应用场景FPGA开发，使用DeepseekV3还是R1（2）：V3和R1的区别FPGA开发，使用DeepseekV3
LeeConstantine·2025-03-04 21:27

【安路科技FPGA软件TangDynasty】避坑总结和心得

前面的话作为为数不多的几个“纯国产化”的FPGA芯片，安路科技的FPGA芯片在军工领域有着很大的号召力。
月薪不过亿·2025-03-04 12:47

大模型工程师学习日记（八）:基于 LangChain 构建向量存储和查询：Chroma

Vectorstores(向量存储)存储和搜索非结构化数据的最常见方法之一是将其嵌入并存储生成的嵌入向量，然后在查询时将非结构化查询嵌入并检索与嵌入查询“最相似”的嵌入向量。向量存储会处理存储嵌入数据并为您执行向量搜索。可以通过以下方式将向量存储转换为检索器接口：Retrievers(检索器)是一个接口，根据非结构化查询返回文档。它比向量存储更通用。检索器不需要能够存储文档，只需要能够返回（或检索
MMMMMMMay Love Code·2025-03-04 12:45

【PCIE737】基于全高PCIe x8总线的KU115 FPGA高性能硬件加速卡

产品概述PCIE737是一款基于PCIE总线架构的KU115FPGA的12路光纤通道处理平台，该板卡具有1个PCIeGen3x8主机接口、3个QSFP+40G光纤接口，可以实现3路QSFP+40G光纤的数据实时采集
北京青翼科技·2025-03-04 11:39

【FMC165】基于 VITA57.1 标准的 2 路 1GSPS 14 位 AD 采集、4 路 2.5G 16 位 DA 回放 FMC 子卡（100%国产化）

该模块可直接与符合VITA57.1标准的FPGA载卡配合使用，板卡ADC器件采用ADI公司的AD9680国产替代品，该芯片具有两个模拟输入通道和4个JESD204B输出数据通道，可用于对高达2GHz的宽带模拟信号进行采样
北京青翼科技·2025-03-04 11:09

测量纹波是否合格的标准是什么?

测量纹波是否合格需要结合具体应用场景和技术规范，以下为收集到的详细判断标准及分类说明：一、通用行业标准数字电路基础逻辑电路（如TTL/CMOS）：<100mVpp高速数字电路（DDR/FPGA）：<50mVpp
CircuitWizard·2025-03-04 11:07

FPGA的滤波器设计流程

在FPGA滤波器设计中，合理的流程规划能显著提高设计效率和可靠性。
LeeConstantine·2025-03-03 19:09

Xilinx FPGA用于QSFP模块调试的实战指南

本文还有配套的精品资源，点击获取简介：本项目旨在利用XilinxFPGA进行QSFP模块的调试，着重介绍接口设计、PHY层配置、逻辑控制、误码率测试和眼图分析等关键步骤。
不教书的塞涅卡·2025-03-03 16:45

深入解析：FIR滤波器在FPGA上的设计与实现全流程

在FPGA中实现FIR（FiniteImpulseResponse）滤波器涉及多个步骤，包括滤波器设计、系数量化、硬件架构设计、HDL（HardwareDescriptionLanguage）编码、综合
king-agic·2025-03-03 12:46

FPGA开发，使用Deepseek V3还是R1（4）：Deepseek参数配置

以下都是Deepseek生成的答案FPGA开发，使用DeepseekV3还是R1（1）：应用场景FPGA开发，使用DeepseekV3还是R1（2）：V3和R1的区别FPGA开发，使用DeepseekV3
LeeConstantine·2025-03-03 12:44

代码随想录刷题学习日记

仅为个人记录复盘学习历程，解题思路来自代码随想录代码随想录刷题笔记总结网址:代码随想录56.合并区间给出一个区间的集合，合并所有重叠的区间。关键思路：还是寻找重叠的区间，知识操作不同，1.对整个数组进行排序，按左边界排序2.由左到右遍历排序后的数组（因为按左边界排序），定义start为上一个合并区间的左边界，end为上一个合并区间的右边界：2.1如果遍历到非重叠区间将上一个区间加入到结果集中，更新
努力向前ing·2025-03-03 02:22

代码随想录刷题学习日记

仅为个人记录复盘学习历程，解题思路来自代码随想录代码随想录刷题笔记总结网址:代码随想录40.组合总和II给定一个数组candidates和一个目标数target，找出candidates中所有可以使数字和为target的组合。candidates中的每个数字在每个组合中只能使用一次。说明：所有数字（包括目标数）都是正整数。解集不能包含重复的组合。提供参数：整数数组candicates，目标数tar
努力向前ing·2025-03-03 02:51

代码随想录刷题学习日记

仅为个人记录复盘学习历程，解题思路来自代码随想录代码随想录刷题笔记总结网址:代码随想录93.复原IP地址给定一个只包含数字的字符串，复原它并返回所有可能的IP地址格式。有效的IP地址正好由四个整数（每个整数位于0到255之间组成，且不能含有前导0），整数之间用'.'分隔。提供参数：只包含数字的字符串s。关键思路：是一个“分割”的思想，同时需要对ip地址格式的判断。由于横向遍历是从少到多开始的，少的
努力向前ing·2025-03-03 02:51

代码随想录刷题学习日记

仅为个人记录复盘学习历程，解题思路来自代码随想录代码随想录刷题笔记总结网址:代码随想录15.三数之和（双指针法）给定一个包含n个整数的数组nums，判断nums中是否存在三个元素a，b，c，使得a+b+c=0，找出所有满足条件且不重复的三元组。提供参数：整数数组nums主要操作：对数组排序一个for循环遍历nums，控制变量a（nums[i]）判断是否整个数组不满足条件对a去重：当前a与上一个a相
努力向前ing·2025-03-03 02:51

FPGA开发，使用Deepseek V3还是R1（5）：temperature设置

以下都是Deepseek生成的答案FPGA开发，使用DeepseekV3还是R1（1）：应用场景FPGA开发，使用DeepseekV3还是R1（2）：V3和R1的区别FPGA开发，使用DeepseekV3
LeeConstantine·2025-03-02 21:48

Vivado 约束文件XDC使用经验总结

1.1Vivado约束文件XDC使用经验总结1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）Vivado约束文件XDC使用经验总结；5）结束语。
宁静致远dream·2025-03-02 03:12

基于FPGA的数字信号处理（18）--半加器和全加器

目录1、前言2、半加器3、全加器4、用半加器实现全加器文章总目录点这里：《基于FPGA的数字信号处理》专栏的导航与说明1、前言在数字系统中，加法运算是最常见的算术运算，同时它也是进行各种复杂运算的基础。
孤独的单刀·2025-03-02 00:56

FPGA中利用fifo时钟域转换---慢时钟域转快时钟域

FPGA中利用fifo时钟域转换—慢时钟域转快时钟域一、时间计算方法FIFO的输入数据的时钟是40MHz，FIFO输出数据取60MHz，刚好是40MHz的1.5倍，将慢时钟域转快时钟域。
@晓凡·2025-02-28 02:16

算力革新引领数字中国智能跃迁

当前算力体系呈现三大演进方向：异构计算突破传统芯片性能瓶颈，实现CPU、GPU、FPGA等多元架构的协同调度；边缘计算推动工业设备、物联网终端等场景的实时响应能力提升，形成“云-边-端”三级计算网络；量子计算则在加密通信
智能计算研究中心·2025-02-28 02:14

【教程4＞第1章＞第4节】FPGA时序图制作小工具

欢迎订阅《★教程1:matlab入门100例》《★教程2:fpga入门100例》《★教程3:simulink入门60例》《★教程4:FPGA/MATLAB/Simulink联合应用开发入门与进阶X例》教程
fpga和matlab·2025-02-28 01:10

Python学习日记：列表的一些功能实现

myList=["Kaye","Pii","Pk","Pk","Pk"]#查找某元素在列表内的下标索引利用列表.index()#找到会返回索引值，找不到会返回ValueErrorindex=myList.index("Pk")print(index)#修改特定位置下标索引值myList[0]="kk"print(myList)#插入元素#列表.insert(索引，插入元素)myList.inser
Kaye921·2025-02-28 01:38

FPGA三大串行通信接口之UART

UART是一种通用串行数据总线，用于异步通信。该总线双向通信，可以实现全双工传输和接收。在嵌入式设计中，UART用于主机与辅助设备通信，如汽车音响与外接AP之间的通信，与PC机通信包括与监控调试器和其它器件，如EEPROM通信。UART通信在使用前需要做多项设置，最常见的设置包括数据位数、波特率大小、奇偶校验类型和停止位数。数据位（Databits）：该参数定义单个UART数据传输在开始到停止期间
ritian73·2025-02-27 16:46

高效能计算与高速数据传输的完美结合：飞腾D2000处理器与复旦微双FPGA集成主板

为应对这些挑战，一款高效能、灵活可扩展的定制主板应运而生，基于飞腾D2000处理器和复旦微FPGA技术，提供了一流的计算能力和高速数据传输能力，成为企业高性能计算与数据处理需求的理想选择。
国产化嵌入式平台解决方案·2025-02-27 15:10

DeepSeek 全面赋能 FPGA 工程师，实操干货大放送

摘要：本文聚焦DeepSeek大语言模型在FPGA开发中的实操应用。通过搭建Python通信环境，实现与模型交互，助力FPGA工程师多方面工作。
AI_DL_CODE·2025-02-27 15:05

基于FPGA的图像拼接处理卡

板卡介绍主要功能是实现对6路输入视频信号经过FPGA缩放后，叠加到一路视频中，并通过VGA接口和DVI接口同时显示叠加后的视频。输出可以是任意输入视频的四画面拼接，也可以是任意输入视频的六画面拼接。
科恒盛远·2025-02-26 21:52

ADV212图像压缩芯片调试记录一

项目场景：最近两个月在调试ADV212芯片，目的是在FPGA平台上采用该芯片实现对图像数据的压缩功能。
cjx_csdn·2025-02-26 21:51

人工智能在fpga的具体应用_FPGA创意人工智能研发 校企合作培养专业人才

FPGA英特尔®FPGA与人工智能技术培训——成都信息工程大学站人工智能在21世纪初迎来以深度学习与大数据云计算为主导的第三次浪潮，在无人驾驶、医疗保健、工业等多个领域得到广泛应用。
墨墨猪·2025-02-26 15:37

前端如何实现后端运行进度_前端到后端的整体流程介绍

作为一个整理学习日记，不对的地方，可以指出，相互学习。从我们智能手机说起，手机已经成为我们不可或缺的一部分。那么手机在软件行业里处在什么样的位置呢。
weixin_39707536·2025-02-25 19:18

Mysql调优---Mysql锁机制（油炸圣女果的学习日记第七期）

本期来介绍一下Mysql中的锁机制。首先，分享一个今天抖音刷到的一个视频，很有意思且对上一期和这期的知识理解很有帮助，非常形象的体现了事务隔离级别在工作中出现的问题案例：6.41复制打开抖音，看看【孟小哥捉虫vlog的作品】想不通为啥有bug，骨干：你投下代码！#程序员...https://v.douyin.com/i5dpJhs6/[email protected]/25aNW:/锁机制详解锁是计算机协调多个进程
油炸圣女果·2025-02-25 19:46

广州游戏公司招聘4399秋季招聘火热报名中（第二次笔试来了）

我这边分析一下22届秋招运筹优傻B美团秋招面试技巧之可问不可问得物golang一面字节跳动FPGA实习面试及基础问题解答地平线一面面经快手的面试为什
han_xue_feng·2025-02-25 14:38

Linux下VCS与Verdi联合仿真（Verilog与VHDL混仿）

很多公司ASIC设计所使用的还是更加专业的EDA软件，即Synopsys下的VCS、Verdi这种（Vivado大多针对于自家FPGA），VCS编译速度极快，仿真效率高，Verdi支持信号追溯、无缝增加信号波形等功能
超能力MAX·2025-02-25 08:29

Unlocking SoC Debugging Challenges: Paving the Way for Efficient Prototyping

integrationscalesexpandandtime-to-marketpressuresgrow,asaresult,designverificationhasbecomeincreasinglychallenging.Inmulti-FPGAenvironments
思尔芯S2C·2025-02-24 19:29

解锁SoC “调试”挑战，开启高效原型验证之路

特别是在多FPGA环境中，设计调试和验证的复杂性进一步增加，传统的调试手段难以满足对高性能、高效率的需求。因此，高效的调试（Debugging）手段在原型验证中显得尤为重要。
思尔芯S2C·2025-02-24 19:59

高密原型验证系统解决方案（上篇）

0引言随着当今SoC设计规模的快速膨胀，仅仅靠几颗当代最先进的FPGA已经无法满足原型验证的需求。
思尔芯S2C·2025-02-24 19:58

PROTOTYPICAL II - The Practice of FPGA Prototyping for SoC Design

TheArtofthe“Start”Thesemiconductorindustryrevolvesaroundthe“start.”ChipdesignstartsleadtomoreEDAtoolpurchases,morewaferstarts,andeventuallytomoreproductshipments.Productroadmapsdeveloptoextendshipment
思尔芯S2C·2025-02-24 19:28

What is ASIC Prototyping?

ASICprototypingreferstotheprocessofcreatingapreliminaryphysicalversionofanApplication-SpecificIntegratedCircuit(ASIC)usingtechnologieslikeField-ProgrammableGateArrays(FPGAs
思尔芯S2C·2025-02-24 19:28

FPGA基础知识----第三章 第2节 综合和仿真

第2节综合和仿真2.1综合Verilog是硬件描述语言，顾名思义，就是用代码的形式描述硬件的功能，最终在硬件电路上实现该功能。在Verilog描述出硬件功能后需要使用综合器对Verilog代码进行解释并将代码转化成实际的电路来表示，最终产生实际的电路，也被称为网表。这种**将Verilog代码转成网表的工具就是综合器**。上图左上角是一段Verilog代码，该代码实现了一个加法器的功能。在经过综合
原来如此呀·2025-02-24 02:26

FPGA基础知识----第二章 FPGA 开发流程

第二章FPGA开发流程FPGA的设计流程就是利用EDA开发软件和编程工具对FPGA芯片进行开发的过程。
原来如此呀·2025-02-24 02:25

关于FPGA的代码书写错误引起的时序问题

一、现象FPGA从RAM中读取DAC数据后,出现偶尔从RAM读错数据的情形，有时候修改一些代码后又不出现该错误的二、分析根据这个现象应该是时序引起的，需要做实验定位问题是写数据有误还是读数据有误，最后通过实验分析是写数据有误
mmmmmlovely·2025-02-24 01:51
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他