FPGA小项目第9页

开发者分享｜AMD Vitis™ Libraries Vision L3 Isppipeline U50/ZCU102 流程示例

一.关于AMDVitis™VisionLibraryVitisVision库是一组90多个内核，基于OpenCV计算机视觉库，针对AMDFPGA、AMDAIEngine™和AMDSoC进行了优化。

BinaryStarXin·2024-02-02 23:12

Linux下PCI设备驱动开发详解（七）

Linux下PCI设备驱动开发详解（七）本章及其以后的几章，我们将通过PCIExpress总线实现CPU和FPGA数据通信的简单框架。

北京不北·2024-02-02 23:52

Linux下PCI设备驱动开发详解（一）

尤其被现在的异构计算GPU/FPGA、软硬结合新的方向广泛运用。一、PCI设备和驱动概述应用程序位于用户空间，驱动程序位于内核空间。linux系统规定，用户空间不可以直接调用内核函数，所以必

北京不北·2024-02-02 23:51

嵌入式学习第十七天

C语言小项目：制作俄罗斯方块小游戏（全部）主函数部分#include#include#include#include#include#include#include"boarder.h"#include"block.h"intcury

浮生念扶桑·2024-02-02 20:02

嵌入式学习第十六天

C语言小项目：制作俄罗斯方块小游戏（1）主函数部分（1）#include#include#includeexternintInitBoarder(void);externintSetBoarder(void

浮生念扶桑·2024-02-02 20:28

vivado 使用SSN分析

因为配电封装FPGA中的网络对噪声有不同的响应，这一点很重要了解设计

cckkppll·2024-02-02 20:40

C++小项目（超详细注释适合新手参考）

奖学金评定系统一，系统功能（1）能输入若干个学生的科目成绩，每个学生一组成绩数据；（2）计算每个学生的平均成绩，并对有不及格学生做标记；（3）用户可选择不同的排序方法对学生平均成绩进行排序；（4）选取平均成绩前5位的同学为奖学金获得者（如果该生有成绩不及格则不能获得奖学金），并输出学生的姓名及综合成绩（平均分）；（5）用户可选择是否输出含有不及格科目的学生。注：假设考试科目满分都为100，及格线都

无泡汽水·2024-02-02 17:31

Qt入门小项目超详细注释附源码

音乐盒一，系统功能（1）暂停、播放音乐（2）上、下切换音乐（3）滑动调节音量（4）定时切换名人名言（5）显示时间（年月日，时分秒，周几）注：效果图如下二，项目涉及：1，QPushButton2，QMediaPlayer3，QMediaPlaylist4，QTimer,5，QDateTime6，Ui设计三，UI部分1，整体布局2，布局嵌套3，对象嵌套4，stackedWidget内部四，附源代码1，

无泡汽水·2024-02-02 17:31

Java练手小项目，两小时做出俄罗斯方块，附带源码分享，学到就是赚到！！

前几天给大家带来了超级玛丽、黄金矿工、王者荣耀等游戏，今天给大家继续带来Java练手项目，在我们童年时期风靡一时的俄罗斯方块！相信大家基本都玩过俄罗斯方块，这个小游戏以前一玩能玩半天，那么今天我们一起来看一下，俄罗斯方块用Java如何制作呢？首先，俄罗斯方块由小方块组成的不同形状的板块陆续从屏幕上方落下来，玩家通过调整板块的位置和方向，使它们在屏幕底部拼出完整的一条或几条。这些完整的横条会随即消失

IT界小新学姐·2024-02-02 17:15

python连接网络服务器，亲测可用，到此一游

早上想到了一个小项目，服务器监测数据，用了一天时间，用Python成功连接了网络服务器，说下真实体会，服务器购买的是腾讯云，价格还算亲民，100多米一年，就是硬盘空间小了些，速度还可以。

没有波澜起伏的浪就不叫海·2024-02-02 15:49

Could not find artifact org.springframework.boot:spring-boot-starter-parent

setting.xml，由于添加了其他的仓库地址，，把仓库地址修改好，重新Reloadproject之后就没问题了，下面是我的setting.xml配置下面是一个基础Springboot配置信息，可以满足正常小项目开发

_Fighter·2024-02-02 14:25

7天物联网智能家居

这里写自定义目录标题（一）Day11.学习路线2.基本概念1.什么是ARM2.ARM架构分类3.MCU和MPU4.DSP和FPGA总结STM32开发命名规则3嵌入式产品举例1.智能台灯2.智能手环3电视盒子

LOVE DEATH AND ROBOTS·2024-02-02 12:19

STM32目录结构

之前一直头疼的32目录，比51复杂，又没有C规律，也不像python脚本文件关联不强，也不像工整的FPGA工程，编的时候到处放，爆出的错千奇百怪。短暂整理了一个，还是没有理得很轻。

chinxue2008·2024-02-02 12:08

[AG32VF407]国产MCU+FPGA 开发环境Supra及Quartus配置及led

视频讲解[AG32VF407]国产MCU+FPGA开发环境Supra及Quartus配置及led控制实验过程需要下载QuartusIIIntel®Quartus®IISubscriptionEditionDesignSoftwareVersion13.1forWindows

LitchiCheng·2024-02-02 10:14

FPGA解码MIPI视频：Xilinx Artix7-35T低端FPGA，基于MIPI CSI-2 RX Subsystem架构实现，提供工程源码和技术支持

9527华安·2024-02-02 10:43

FPGA高端项目：Xilinx Zynq7020系列FPGA 多路视频缩放拼接工程解决方案提供4套工程源码+技术支持

目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案我已有的FPGA视频拼接叠加融合方案本方案的XilinxKintex7系列FPGA

9527华安·2024-02-02 10:42

FPGA中的fast corner和slow corner是什么？

作者：张大侠，文章来源：微信公众号在FPGA的时序分析页面，我们经常会看到MaxatSlowProcessCorner和MinatFastProcessCorner，具体是什么含义呢？

catshit322·2024-02-02 03:52

提高FlexSPI接口与FPGA接口通信速度方法

前言之前的项目中使用RT1052的FlexSPIX8接口与FPGA通信成功，但是100MHz的SCLK时钟频率，通信速度只达到了9MB/S左右，通信效率不高。

catshit322·2024-02-02 03:52

自学 FPGA 要注意什么？

1.学习习惯问题FPGA学习要多练习，多仿真，signaltapII是很好的工具，可以看到每个信号的真实值，建议初学者一定要自己多动手，光看书是没用的。同时自制力也很重要，差的人容易半途而废。

宸极FPGA_IC·2024-02-02 02:46

PCD232A 3BHE022293R0101

FPGA内部模块划分和数据...的标准操作系统框架，要求所有仪器模块带有配置信息(configurationinformation)和支持标准...ESPU

DCS17750010683·2024-02-02 00:19

PFEA113-65 3BSE050092R65

PFEA113-653BSE050092R65PFEA113-653BSE050092R65PFEA113-653BSE050092R65说话人识别系统中VQ判决模块的FPGA实现...后，clr_tag

DCS17750010683·2024-02-02 00:19

PU515A 3BSE032401R1

PU515A3BSE032401R1PU515A3BSE032401R1PU515A3BSE032401R1基于FPGA的视频采集与显示模块设计...。

DCS17750010683·2024-02-02 00:49

eFPGA设计开源框架 FABulous 系列（二）Fabric建模语法解析

我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索。关注公众号【集成电路设计教程】，拉你进“IC设计交流群”。

雪天鱼·2024-02-01 22:34

学习检测：6818电子相册基础功能

小项目检测：基于linux，在6818开发板上实现电子相册基础功能学了一段时间的linuxC，测试一下自己的学习成果功能很简单，就是编写程序，实现电子相册的一些简单功能自动读取目标目录的图片文件信息显示图片

尾白·2024-02-01 15:45

Verilog双边沿采样触发器 HDLBitDualedge

见此博文FPGA中如何实现

闲庭信步sss·2024-02-01 10:51

【AG32VF407】国产MCU+FPGA，更新官方固件解决8Mhz内部晶振不准，Verilog实测7.9Mhz！

视频讲解[AG32VF407]国产MCU+FPGA，更新官方固件解决8Mhz内部晶振不准，Verilog实测7.9Mhz！

LitchiCheng·2024-02-01 10:51

Verilog实现上升、下降沿检测 FPGA

Verilog实现上升、下降沿检测源文件`timescale1ns/1psmoduletop(inputclk,//时钟信号inputrst_n,//复位信号，低电平有效inputsignal//待检测信号);wireposedge_get;//检测到上升沿标志wirenegedge_get;//检测到下降沿标志regsignal_buff_1;//输入数据缓冲1regsignal_buff_2;

四臂西瓜·2024-02-01 10:19

【AG32VF407】国产MCU+FPGA Verilog双边沿检测输出方波

视频讲解[AG32VF407]国产MCU+FPGAVerilog双边沿检测输出方波实验过程本次使用使用AG32VF407开发板中的FPGA，使用双clk的双边沿进行检测，同步输出方波同时可以根据输出的方波检测

LitchiCheng·2024-02-01 10:18

FPGA高端项目：Xilinx Artix7系列FPGA 多路视频缩放拼接工程解决方案提供4套工程源码+技术支持

目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案我已有的FPGA视频拼接叠加融合方案本方案的XilinxKintex7系列FPGA

9527华安·2024-02-01 10:58

相片修复框架-GFPGAN

一GFPGAN介绍GFPGAN是一个由腾讯ARC团队开发的用于人脸图像生成和优化的GAN模型。

qyhua·2024-02-01 10:58

【Java】JDBC+Mysql+Swing可视化界面实现对学生表的增删改查|练手小项目

博主简介：努力学习的22级计算机科学与技术本科生一枚博主主页：@是瑶瑶子啦每日一言:勇敢的人，不是不落泪的人，而是愿意含着泪继续奔跑的人。——《朗读者》前言本篇博客的核心是基于Mysql数据库，使用JDBC对数据库（这里以简单的学生表为例）进行增删改查，且用Java自带的Swing图像包，实现简单的可视化窗口界面。这里先对JDBC进行一个简单的介绍：JDBC:怎么来的？学过Mysql或SqlSev

Yaoyao2024·2024-02-01 09:22

【 USRP 相控阵】X波段相控阵开发平台用户指南

FMCA-EBZAD9081MxFEEvaluationBoard,https://www.analog.com/eval-ad9081AD9081的全功能评估板使用ACE软件进行控制的PC软件HMC7044的板载时钟用于管理套件和FPGA

东枫科技·2024-02-01 09:51

基于fpga的数字时钟开发

1、题目要求2、程序代码moduleclock(inputclk,//时钟inputrst,//复位键inputwiremonth_adj,inputwireday_adj,input[0:4]key,//按键输入input[0:0]qiehuan,output[0:7]seg_cs,//数码管位选output[0:7]seg_data0,//前四个数码管output[0:7]led,output

卡莫西夫的忧伤·2024-02-01 09:45

哪些工作适合在家带孩子的宝妈?

适合自己创业的小项目有哪些？适合带娃宝妈创业的小项目有哪些？创业是许多人梦寐以求的事情，但是对于初次创业者来说，选择一个适合自己的小项目并不容易。

日常购物技巧呀·2024-02-01 09:01

盘点10个靠谱正规的热门兼职副业，空闲时间就能做的兼职副业平台

2023年有哪些简单又赚钱的副业小项目？这是大家都比较感兴趣的问题，毕竟广大工薪阶层，都希望能通过副业来增加自己的收入。

高省APP大九·2024-02-01 07:21

2020-R18-区块链技术与应用

日，中本聪发布了比特币系统并挖掘出了第一个区块即创世区块；2010年5月22日，第一笔线下交易，1万个比特币买了一个价值25美元的披萨，单价为0.25美分；2、挖矿芯片经历了四个阶段，CPU、GPU、FPGA

12_德德·2024-02-01 05:29

2023年养殖什么最赚钱？最适合在农村养殖的行业

在乡村需要发财致富，实际上搞养殖行业是很不错的，许多在外打工的人都会回家创业，在农村搞养殖能够选择一些回本快，成本低风险小项目，下面就来说说2023十大农村养殖业致富项目。

高省张导师·2024-02-01 05:54

【INTEL（ALTERA）】错误：*.onchip_flash_0：UFM 扇区不支持“隐藏”模式。请更新访问模式设置

说明由于英特尔®Quartus®PrimeStandardEdition软件版本22.1存在一个问题，当您针对10FPGACompact变体英特尔®MAX®在片上闪存英特尔®FPGAIP中选择单压缩映像配置模式时

神仙约架·2024-02-01 02:59

【INTEL（ALTERA）】为什么Nios® V 应用程序项目构建失败，并且观察到“找不到 -lstdc++”消息？

GCCv10.1.0-1.1工具链（WindowsBuild）中缺少多libarch/abi-to-directory映射，在Windows中使用命令“make-C”在Windows中构建Nios®V/m处理器英特尔FPGAIP

神仙约架·2024-02-01 02:28

解决github慢的问题

githubproxy代理加速gitclone.comgithub镜像或加速网站例如：gitclonehttps://ghproxy.com/https://github.com/TencentARC/GFPGAN.git

ImSEten·2024-01-31 22:46

Xilinx FIFO Generator 需要注意BRAMs的资源消耗

XilinxFIFOGenerator需要注意ActualDepthXilinxFIFOGenerator需注意非对称位宽XilinxFIFOGenerator需要注意BRAMs的资源消耗事出有因原以为选用了一个BRAM资源为16M的FPGA

ShareWow丶·2024-01-31 19:14

FPGA存储块，有没有使能Primitives output Register作用

在FPGA中，ROM,RAM存储块在IP核配置中都有一个配置选项：PrimitivesoutputRegister，比如下图的romIP核配置界面接下来以RAM读写为例，我这里RAM的第一个数值为1，我们观察第一个数值的位置即可看出这个

ChipChatter·2024-01-31 19:13

电子信息找工作选fpga还是嵌入式？

电子信息找工作选fpga还是嵌入式？

枪哥玩转嵌入式·2024-01-31 17:24

ZYNQ系列PL配置加载流程

寒听雪落·2024-01-31 14:10

【Xilinx】开发环境（二）- Petalinux环境安装

此系列博客，仅对Xilinx平台PS端（ARM部分）开发做介绍，不对PL(FPGA)做过多介绍。

有意思科技·2024-01-31 14:37

OpenMIPS用verilog实现

最近在研究FPGA的开发，于是需要用到Verilog。但是手头上只有一台M1芯片的Mac

闻林禹·2024-01-31 13:24

【数字IC精品文章收录】近500篇文章-学习路线-基础知识-接口-总线-脚本语言-芯片求职-安全-EDA-工具-低功耗设计-Verilog-低功耗-STA-设计-验证-FPGA-架构-AMBA-书籍-

数字IC全站文章索引demo版（建议收藏慢慢看）*一、项目说明*1.1索引目的1.2收录原则1.3投稿方式1.4版本迭代二、数字IC学习路线三、通用技能篇*3.1数字电路3.2硬件描述语言(Verilog)3.3linux操作系统3.4C语言3.5微机原理3.6汇编语言3.7计算机组成原理3.8计算机体系架构3.9STA静态时序分析3.10SystemVerilog3.11UVM3.12SVA3.

程序员负总裁·2024-01-31 10:05

转：关于python虚拟环境迁移的讨论

关于python虚拟环境迁移的讨论碎碎念最近在尝试自己做一个小项目，来回要在学校机房的电脑和我自己的电脑上开发（上课摸鱼），而由于学校机房电脑会自动回滚（每次重启都是全新的环境）为了能够持续开发项目（摸鱼

marytime·2024-01-31 10:03

「线上分享」采用Zynq系列FPGA实现NDI AV over IP 应用

LiveVideoStack_·2024-01-31 08:26

【FPGA原型验证】附录基础知识：FPGA/CPLD基本结构与实现原理

聚焦XilinxISE介绍Xilinx公司及其产品的基本情况，并在此基础上描述了CPLD和FPGA的内部结构及基本原理。

Hcoco_me·2024-01-31 07:52

推荐频道

FPGA小项目