E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA应用篇
FPGA
(基于xilinx)中PCIe介绍以及IP核XDMA的使用
Xilinx中PCIe简介以及IP核XDMA的使用例如:第一章PCIe简介以及IP核的使用文章目录Xilinx中PCIe简介以及IP核XDMA的使用一、PCIe总线概述1.PCIe总线架构2.PCIe不同版本的性能指标及带宽计算3.PCIe接口信号二、XDMA1.XDMA与其它PCIeIP的区别2.XDMA简介三、IP核例化BACIS标签页PCIeID标签页PCIe:BARs标签页PCIe:MIS
Njustxiaobai
·
2024-01-11 08:36
Xilinx的IP核的使用
fpga开发
基于
FPGA
的电子密码锁设计论文(含视频代码仿真)
写在前面:本设计仅供学习参考,不保证正确,免费分享,恳请关注一下源码来自大佬:http://t.csdn.cn/Oxtcg稍作改动实物演示视频:基于
FPGA
的电子密码锁,VerilogHDL语言实现_哔哩哔哩
GP2
·
2024-01-11 08:06
FPGA
fpga开发
岗位所处定位,岗位职责
电子产品所需岗位:pcb设计电路板,
fpga
,嵌入式,应用层(前后端,移动端)。
睿智闷骚男
·
2024-01-10 20:55
常识
笔记
【数字图像处理】水平翻转、垂直翻转
本文主要介绍
FPGA
实现图像翻转的基本思路,以及使用紫光同创PGL22G开发板实现数字图像水平翻转、垂直翻转的过程。
洋洋Young
·
2024-01-10 13:11
【FPGA
数字图像处理】
fpga开发
数字图像处理
紫光同创
【Verilog】期末复习——设计带异步清零且高电平有效的4位循环移位寄存器
期末复习——解释下列名词(
FPGA
、ASIC、IP、RTL、EDA、HDL、FS
不怕娜
·
2024-01-10 13:09
Verilog
HDL
fpga开发
verilog
007-可调脉冲数触发之
FPGA
实现(Zynq也可驱动,带启动停止及完成中断输出)
文章目录前言一、设计思路二、代码及仿真1.资源消耗2.具体代码3.仿真波形总结前言此代码是在做显微镜高速聚焦系统中自己写的步进电机电机驱动源码,为了达到最快的驱动速度,因此选用脉冲触发方式进行驱动。在电机驱动的过程中往往需要对脉冲进行使能,启动,配置好输出N个脉冲,设置电机转动的方向,发送脉冲的过程中发送急停信号,停止当前的脉冲输出以及脉冲输出完后反馈回来中断触发信号。经过实测代码能够满足步进电机
技术小董
·
2024-01-10 13:37
ZYNQ/FPGA实战合集
fpga开发
脉冲触发
xilinix 7系列器件生成已加密文件和已经过身份验证的文件
注释:如需了解更多信息,请参阅《使用加密确保7系列
FPGA
比特流的安全》(XAPP1239)。要生成加密比特流,请在VivadoIDE中打开已实现的设计。
朝阳群众&热心市民
·
2024-01-10 13:34
FPGA
fpga开发
Xilnix文件加密方法
7系列和UltraScale系列的
FPGA
的IO、Bank
(1)
FPGA
IO命名方式;(3)
FPGA
的上电时序
FPGA
的IO命名。
FPGA
芯片IO命名方式太多,管脚也多,让人感觉很乱。
朝阳群众&热心市民
·
2024-01-10 13:03
FPGA
7系列系列FPGAIOBank
Bank
FPGA
IO
7系列FPGA
FPGA
bank
Xilinx 7系列
FPGA
简介--选型参考
Xilinx-7系列
FPGA
主要包括:Spartan®-7、Artix®-7、Kintex®-7、Virtex®-7。其性能、密度、价格也随着系列的不同而提升。
朝阳群众&热心市民
·
2024-01-10 13:03
FPGA
7系列FPGA介绍
FPGA选型参考
7系列fpga区别
7系列fapga应用
xilinix 不同配置文件区别
生成四种类型的文件BIT文件综合后生成的bit,vivado默认的选项配置数据内容:包含不需要下载到
fpga
的标头信息的二进制配置数据文件。
朝阳群众&热心市民
·
2024-01-10 13:03
FPGA
fpga开发
BIT
BIN
MCS
万兆网、10G ethernet subsystem IP核
随着
FPGA
在数据中心加速和SmartNIC在SDN和NFV领域的广泛应用,基于以太网接口的
FPGA
开发板越来越受到关注。
朝阳群众&热心市民
·
2024-01-10 13:33
FPGA
万兆网
10G
ethernet
FPGA万兆网
万兆网IP解析
FPGA
zynq万兆网
UltraScale 和 UltraScale+ 生成已加密文件和已经过身份验证的文件
注释:如需了解更多信息,请参阅《使用加密和身份验证确保UltraScale/UltraScale+
FPGA
比特流的安全》(XAPP1267)。
朝阳群众&热心市民
·
2024-01-10 13:02
FPGA
fpga开发
xilinix
bit文件加密
基于
FPGA
的万兆以太网学习(1)
万兆(10G)以太网测速视频:
FPGA
实现UDP万兆以太网的速度测试1代码结构2硬件需求SFP+屏蔽笼可以插入千兆或万兆光模块。SFP+信号定义与SFP一致。
LEEE@FPGA
·
2024-01-10 12:00
FPGA接口开发
fpga开发
10G
以太网
【Verilog】期末复习——分别画出下面两个程序综合后的电路图/reg型数据和wire型数据的区别
期末复习——解释下列名词(
FPGA
、ASIC、IP、RTL、EDA、HDL、FS
不怕娜
·
2024-01-10 08:43
Verilog
HDL
fpga开发
verilog
【Verilog】期末复习——设计有32个16位存储器的ROM
期末复习——解释下列名词(
FPGA
、ASIC、IP、RTL、EDA、HDL、FS
不怕娜
·
2024-01-10 08:13
Verilog
HDL
fpga开发
verilog
【Verilog】期末复习——设计11011序列检测器电路
期末复习——解释下列名词(
FPGA
、ASIC、IP、RTL、EDA、HDL、FS
不怕娜
·
2024-01-10 08:42
Verilog
HDL
fpga开发
verilog
FPGA
之按键消抖
目录1.原理2.代码2.1key_filter.v2.2tb_key_filter.v1.原理按键分为自锁式按键和机械按键,图左边为自锁式按键上图为RS触发器硬件消抖,当按键的个数比较多时常常使用软件消抖。硬件消抖会使用额外的器件占用电路板上的空间。思路就是使用延时程序去掉抖动的部分,抖动就是不规则的高低电平变化。只要在20ms之内没有抖动的产生,就可以认为按键的可用的。计数器的作用就是当检测道低
sendmeasong_ying
·
2024-01-10 06:23
FPGA
fpga开发
《麦小麦时间管理课》之《
应用篇
|没时间学习?6个策略帮你摆脱困境》打卡Day11
Day11.jpg麦老师分享的六个策略分享给大家:1.马上开始五分钟;2.用好碎片时间和暗时间;3.用好大块时间;4.戒掉无目的的刷手机;5.用好习惯替代坏习惯;6.变劣势为优势。生活中我最浪费时间的一个坏习惯就是刷今日头条了,看看新闻,看看视频,一刷啥事也没干成,刷完之后又很懊悔。于是我一狠心把APP下载了,平时今日头条上写文章都改成用电脑更新。从小麦老师分享的学习提升时间的六个策略,我也常常用
ElingHo期待的美好日常
·
2024-01-10 00:48
手把手教你量化网络(2)权重参数的量化
我是雪天鱼,一名
FPGA
爱好者,研究方向是
FPGA
架构探索和数字IC设计。关注公众号【集成电路设计教程】,获取更多学习资料,并拉你进“IC设计交流群”。
雪天鱼
·
2024-01-09 22:28
大模型的算力网络技术原理和落地实践
大数据与人工智能实战专家—周红伟老师课程特点本课程以前瞻、专业的视角,按照发展篇、概念篇、架构篇、技术篇、部署篇、运营篇、
应用篇
、案例篇等内容模块,对算力网络进行系统、全面,深入透彻地阐述,结合大量的、
元宇宙iwemeta
·
2024-01-09 19:59
chatgpt
机器学习
深度学习
基于
FPGA
的多级CIC滤波器实现四倍抽取二
基于
FPGA
的多级CIC滤波器实现四倍抽取二在实现多级CIC滤波器前我们先来了解滑动平均滤波器、微分器、积分器以及梳状滤波器原理。CIC滤波器在通信信号处理中有着重要的应用。
OpenS_Lee
·
2024-01-09 17:33
唇形迁移wav2lip
目录Wav2lip_GPTGAN项目地址:教程:训练教程:Wav2lip_GPTGANWav2lip_GPTGAN是由两个模型共同完成的最终效果,Wav2Lip负责人物与口型匹配并生成对应的视频,G
FPGA
N
AI视觉网奇
·
2024-01-09 15:27
深度学习宝典
aigc与数字人
计算机视觉
一、瑞萨RZN2L介绍和各处理器概念
Renesas产品中的位置3.1RZN2LMPU系统框图3.2RZN系列MPU的定位3.3瑞萨MPU各系列特点3.4RZN2L的R52内核在ARM位置四、各种处理器概念4.1CPUMCUMPUSOCDSP
FPGA
嵌入式科普
·
2024-01-09 15:55
瑞萨N2L工业以太网
fpga开发
自动驾驶代客泊车AVP安全监控设计
目录安全监控设计...I文档...I1文档...11.1变更历史11.2术语11.3引用文档12功能综述...23详细方案...43.1
FPGA
供电PMIC的监控43.2camera接口电路的监控53.3
电气_空空
·
2024-01-09 15:22
自动驾驶
自动驾驶
fpga开发
人工智能
FPGA
状态机学习
Verilog是硬件描述语言,硬件电路是并行执行的,当需要按照流程或者步骤来完成某个功能时,代码中通常会使用很多个if嵌套语句来实现,这样就增加了代码的复杂度,以及降低了代码的可读性,这个时候就可以使用状态机来编写代码。状态机相当于一个控制器,它将一项功能的完成分解为若干步,每一步对应于二进制的一个状态,通过预先设计的顺序在各状态之间进行转换,状态转换的过程就是实现逻辑功能的过程。状态机,全称是有
QYH2023
·
2024-01-09 09:52
fpga开发
OV5640 摄像头的图像拉普拉斯锐化处理和边缘提取
上电初始,
FPGA
需要通过IIC接口对CMOSSensor进行寄存器初始化配置。这些初始化的基本参数,即初始化地址对应的初始化数据都存储在一个预先配置好的
FPGA
片内ROM中。
QYH2023
·
2024-01-09 09:52
fpga开发
Vivado 中Tcl使用
TCL是面向ASIC和
FPGA
设计工具的一种近乎标准的脚本语言。EDA工具都按这种格式下约束(Vivado的时
QYH2023
·
2024-01-09 09:52
fpga开发
基于 ZYNQ 的双目视觉图像采集系统设计(四)
rst_n为系统复位信号;i_clk、i_data_rst_n、i_data_en和i_data为
FPGA
逻辑需要写入到DDR3的数据输入接口。
QYH2023
·
2024-01-09 09:21
fpga开发
基于 ZYNQ 的双目视觉图像采集系统设计(一)
图1视频采集系统架构上电初始,
FPGA
通过IIC接口对CMOSSensor进行寄存器初始化配置。这些初始化的基本参数,即初始化地址对应的初始化数据都存储在一个预先配置好的
FPGA
片内ROM中。
QYH2023
·
2024-01-09 09:51
fpga开发
基于海思SD3403/3519AV200的医疗内窥镜技术框架
医疗内窥镜市场,经过多年的发展,产品种类繁多,应用场景更加的多样了,但是基础的技术方案非常的收敛,主流的方案就是海思的SOC和
FPGA
。
vx_zhanxy8
·
2024-01-09 09:19
fpga开发
视觉检测
嵌入式硬件
硬件架构
OV5640 摄像头的图像平滑处理
上电初始,
FPGA
需要通过IIC接口对CMOSSensor进行寄存器初始化配置。这些初始化的基本参数,即初始化地址对应的初始化数据都存储在一个预先配置好的
FPGA
片内ROM中。
QYH2023
·
2024-01-09 09:48
fpga开发
【FFMPEG
应用篇
】基于FFmpeg的转码应用(FLV MP4)
方法声明extern"C"//ffmpeg使用c语言实现的,引入用c写的代码就要用extern{#include//注册#include//设备#include#include#include#include}#includeclassfcoverh264{public:fcoverh264(intnumber);//打开H264视频文件voidopenFile(std::stringfile);
༄yi笑奈何
·
2024-01-09 09:38
FFmpeg从入门到入土
ffmpeg
RAC 环境下spfile 下参数的修改,所有node或个别node
SYMPTOMSCase1PGA_AGGREATE_LIMITloweringStartingwith12.2,i
fpga
_aggregate_limitparameterissettoavaluesmallerthan2G
jnrjian
·
2024-01-09 05:28
oracle
FPGA
介绍
转载:http://www.elecfans.com/tags/
fpga
/
fpga
简介
FPGA
(Field-ProgrammableGateArray),即现场可编程门阵列,它是在PAL、GAL、CPLD
zhengyad123
·
2024-01-09 04:25
FPGA
【
FPGA
】分享一些
FPGA
数字信号处理相关的书籍
在做
FPGA
工程师的这些年,买过好多书,也看过好多书,分享一下。后续会慢慢的补充书评。
神仙约架
·
2024-01-09 00:32
学习
FPGA
fpga开发
信号处理
数字信号
【
FPGA
】分享一些
FPGA
入门学习的书籍
在做
FPGA
工程师的这些年,买过好多书,也看过好多书,分享一下。后续会慢慢的补充书评。
神仙约架
·
2024-01-09 00:02
fpga开发
学习
【INTEL(ALTERA)】将 PHY Lite 用于并行接口Intel Agilex7
FPGA
IP 时,为何无法对 PLL 进行实例化?
说明由于英特尔®Quartus®PrimeProEdition软件23.1版存在一个问题,在将PHYLite用于并行接口IntelAgilex®7
FPGA
IP时,无法在顶部子组上对锁相环(PLL)进行实例化
神仙约架
·
2024-01-09 00:02
INTEL(ALTERA)
FPGA
fpga开发
Agilex7
FPGA
静态时序分析与约束(1)
静态时序分析与约束中的概念项目总结时序分析与约束的意义
FPGA
内部时序约束建立时间分析保持时间IO约束InputDelay分析OutputDelay分析时序约束注意点参考文献总结项目总结静态时序分析是指我们手动或者
朽月
·
2024-01-08 23:05
FPGA
fpga
FPGA
系列6——时序分析(周期约束)
create_clock-name-period-waveform{}[get_ports]参数含义-name时钟名称-period时钟周期,单位为ns-waveform波形参数,第一个参数为时钟的第一个上升沿时刻,第二个参数为时钟的第一个下降沿时刻-add在同一时刻源上定义多个时钟时使用#DefinetheclocksfortheGTXblockscreate_clock-namegt0_txu
通信牛肉干
·
2024-01-08 23:33
FPGA知识点
周期约束
书序约束
FPGA约束
FPGA
——静态时序分析(STA)
FPGA
时序分析与时序约束什么是静态时序分析(STA)首先,静态时序分析分析是基于同步电路设计模型的。
Halo_zjq
·
2024-01-08 23:03
FPGA
fpga开发
FPGA
——时序分析与约束
FPGA
时序分析与约束
FPGA
结构基础数据传输模型QuartusII时序报告QuartusII中TimeQuest的操作实操时序分析:通过分析
FPGA
内部各个存储器之间的数据和时钟传输路径,来分析数据延迟和时钟延迟的关系
云影点灯大师
·
2024-01-08 23:01
FPGA
fpga开发
fpga
嵌入式
【Verilog】期末复习——举重比赛有三名裁判,当运动员将杠铃举起后,须有两名或两名以上裁判认可,方可判定试举成功,若用A、B、C分别代表三名裁判的意见输入,同意为1,否定为0;F为裁判结果输出,试
期末复习——解释下列名词(
FPGA
、ASIC、IP、RTL、EDA、HDL、FS
不怕娜
·
2024-01-08 22:22
fpga开发
verilog
【Verilog】期末复习——解释下列名词(
FPGA
、ASIC、IP、RTL、EDA、HDL、FSM)
系列文章
FPGA
:现场可编程逻辑门阵列ASIC:专用集成电路IP:知识产权RTL
不怕娜
·
2024-01-08 22:52
fpga开发
verilog
【Verilog】期末复习——设计带进位输入和输出的8位全加器,包括测试模块
期末复习——解释下列名词(
FPGA
、ASIC、IP、RTL、EDA、HDL、FS
不怕娜
·
2024-01-08 22:52
fpga开发
verilog
【Verilog】期末复习——简要说明仿真时阻塞赋值和非阻塞赋值的区别。always语句和initial语句的关键区别是什么?能否相互嵌套?
期末复习——解释下列名词(
FPGA
、ASIC、IP、RTL、EDA、HDL、FS
不怕娜
·
2024-01-08 22:48
fpga开发
verilog
SpringBoot
应用篇
实现后端的接口版本支持
作为一个主职的后端开发者,在平时的工作中,最讨厌的做的事情可以说是参数校验和接口的版本支持了。对于客户端的同学来说,业务的历史包袱会小很多,当出现不兼容的业务变动时,直接开发新的就好;然而后端就没有这么简单了,历史的接口得支持,新的业务也得支持,吭哧吭哧的新加一个服务接口,url又不能和之前的相同,怎么办?只能在某个地方加一个类似v1,v2...那么有没有一种不改变url,通过其他的方式来支持版本
程序员xysam
·
2024-01-08 22:56
spring
boot
java
前端
程序人生
学习
【SpringBoot 拓展系列】一步步实现一个面向接口的网络访问实例(
应用篇
)
【WEB系列】一步步实现一个面向接口的网络访问实例(
应用篇
)一个自定义实现的面向接口的网络访问实例,主要使用以下知识点:ClassPathBeanDefinitionScanner实现自定义bean扫描
程序员xysam
·
2024-01-08 22:54
spring
boot
后端
java
程序人生
学习
spring
QT
应用篇
:QT解析与生成XML文件的四种方式
四种常见的解析XML的方式(DOM、SAX、以及基于Qt的XmlStreamReader)各有自己的优缺点,适合不同的应用场景。DOM适合小型且结构简单的XML文件,需要频繁修改和操作整个文档结构的情况。SAX适合大型XML文件,以及只需读取不需要修改的情况。基于Qt的XmlStreamReader适合那些需要流式读取XML内容,且对内存消耗有限制的情况。QtXmlPatterns适用于需要复杂查
吻等离子
·
2024-01-08 16:58
QT基础入门
数据库
服务器
运维
QT
应用篇
:QT自定义最小化托盘显示和操作
将应用程序最小化到托盘任务栏中,可以使用Qt框架中的QSystemTrayIcon类。该类允许应用程序在关闭窗口后最小化到系统托盘,保持在后台运行,同时可以显示应用程序图标、添加右键菜单功能以及发送消息通知等。通过学习这些技术,能够为自己的Qt应用程序增加更多的交互性和便利性。QSystemTrayIcon不仅可以使得窗口以图标形式最小化到托盘,它还可以实现下面功能右键菜单功能:通过创建右键菜单,
吻等离子
·
2024-01-08 16:55
QT基础入门
qt
开发语言
FPGA
之ZYNQ SOC设计---BOOT.bin制作
ZYNQSOC设计---BOOT.bin制作1.固化的流程2.固化准备2.BOOT.bin制作过程更多内容,请关注微信公众号“
FPGA
科技室”以前工程都是通过JTAG先下载bit流文件,再下载elf文件
科研的小萌娃
·
2024-01-08 14:58
fpga
FPGA
verilog
zynq
boot
镜像文件
上一页
9
10
11
12
13
14
15
16
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他