FPGA时钟

【vivado】fpga时钟信号引入

FPGA的时钟信号一般由板上晶振经由时钟引脚引入，有时由于工程需要也会从pin脚引入其他外部时钟，这时为了该时钟能够正常工作，满足xilinxfpga的外部时钟引入规则。
刘小适·2024-03-16 12:18

FPGA常用通信协议 —UART（二）---UART接收

时钟采用50Mhz，下面是信号列表reg1,reg2,reg3rx打拍后的信号work_en拉高表示正在接收信号bote_
毛豆仙人·2024-03-15 00:54

假装自己是个诗人

又到了日更的时间，没什么写作的心情，平淡无奇的生活，周而复始的日子，每日早睡，早起，每日学习，工作，赚钱，日子在时钟的滴答滴答中，机械的进行着。
一个闲人王峻·2024-03-13 11:24

STM32基础--RCC—使用 HSE/HSI 配置时钟

RCC：resetclockcontrol复位和时钟控制器。本章我们主要讲解时钟部分，特别是要着重理解时钟树，理解了时钟树，STM32的一切时钟的来龙去脉都会了如指掌。
吟诗六千里·2024-03-13 05:55

FPGA-AXI4总线介绍

下一节：AXI接口时序解读AXI总线概述Xilinx软件官方axi协议有以下三种：AXI4:是面向高性能传输且带有存储地址映射的，最大允许256次数据突发传输。AXI4-Lite：轻量级的地址映射传输。AXI4-Stream：无地址映射，允许无限制数据突发传输。AXI4总线关键信号解释1.写地址通道信号（代表写地址控制信号等）AWID:写地址IDAWADDR:写地址，一次突发传输的起始地址AWLE
北纬二六·2024-03-11 22:10

FPGA_AXI4总线

转至https://blog.csdn.net/yake827/article/details/41485005(一)AXI总线是什么？AXI是ARM1996年提出的微控制器总线家族AMBA中的一部分。AXI的第一个版本出现在AMBA3.0，发布于2003年。当前的最新的版本发布于2010年。AXI4：主要面向高性能地址映射通信的需求；AXI4-Lite：是一个简单地吞吐量地址映射性通信总线；AX
neufeifatonju·2024-03-11 22:09

如何成为fpga工程师

FPGA的应用领域非常的广，尤其再人工智能，大数据，云计算等等方向非常吃香。
宸极FPGA_IC·2024-03-09 04:29

上班路上:早8:00

当时钟到了7:10分时，我便坐电梯下楼，骑上忠实的伙伴一一26式蓝色自行车去上班，它已是我家重要一员，尤其对我来说，最听话的朋友。早上阳光明媚，心情倍爽，人也精气神全足。
心中有山光·2024-03-08 11:11

PSCA电源控制集成之分布式PPU

将所有的PPU放置在一个层次结构中，集成问题，如地址映射、互连、时钟和复位等问题都比较简单。然而，有几个原因可能导致这不是最佳选择。
安全二次方·2024-03-08 06:59

ATmega328P、STM32F103C8T6和nRF52832三款微控制器的比较

这份比较覆盖了核心性能参数、外设功能、封装尺寸等，特性/参数ATmega328PSTM32F103C8T6nRF52832核心AVR8位ARMCortex-M332位ARMCortex-M4F32位最大时钟频率
知行好事·2024-03-07 16:10

【EDA概述】

文章目录前言一、EAD技术的发展二、FPGA和CPLD有什么区别三、FPGA应用？
Winner1300·2024-03-06 18:42

Centos系统（Linux）配置ntp服务端和客户端及常见问题汇总

ntp服务端：使用ntpdate客户端：常见问题:在启动ntpd服务端后，无法使用ntpdate手动同步时间，可通过以下方式进行同步时间：解决办法1：使用ntpd的自动同步时间服务，此方法适用于已经部署时钟同步服务器
头上插花萌萌哒·2024-03-05 10:32

C/C++ 测试Qt官网的模拟时钟示例

apt-getinstallqtcreator（会自动安装QtCreator编辑器及相关环境，新版qt似乎不再提供安装包）qt版本：qt5.11官网示例：AnalogClock（Qt6.6版本的）Qt5.11版本的模拟时钟代码
我有一个魔盒·2024-03-03 17:08

#FPGA（基础知识）

1.IDE:QuartusII2.设备：CycloneIIEP2C8Q208C8N3.实验：正点原子-verilog基础知识4.时序图：5.步骤6.代码：
GrassFishStudio·2024-03-01 15:28

图像处理ASIC设计方法 笔记4 异步FIFO

P66异步FIFO这段对FIFO的描述很精彩：理解了水位信号的含义（相当于通常所说的满/空标志，注意读时钟域的空信号，写时钟域的满信号，只能在它各自的时钟域直接使用，如果要在另一时钟域用，需要使用同步器
徐丹FPGA之路·2024-02-27 01:38

（十）STM32——Systick滴答定时器

SysTick_Config（）delay延时函数voiddelay_init()delay_us()delay_ms()delay_xms（）Systick定时器基础知识Systick定时器常用来做延时，或者实时系统的心跳时钟
花园宝宝小点点·2024-02-20 23:30

STM32 寄存器操作 systick 滴答定时器 与中断

系统定时器是一个24bit的向下递减的计数器，计数器每计数一次的时间为1/SYSCLK，一般我们设置系统时钟SYSCLK等于72M。
余生皆假期-·2024-02-20 23:24

普中51单片机学习（定时器和计数器）

51单片机中的定时器/计数器是根据机器内部的时钟或者是外部的脉冲信号对寄存器中的数据加1。有了定时器/计数器之后，可以增加单片机的效率，一些简单的重复加1的工作可以交给定时器/计数器处理。CPU转而处
Ccjf酷儿·2024-02-20 22:42

xilinx FPGA 除法器IP核（divider）的使用 vivado 2019.1

参考：xilinxFPGA除法器ip核（divider）的使用（VHDL&Vivado）_vivado除法器_坚持每天写程序的博客-CSDN博客一、创建除法IPvivado的除法器ip核有三种类型，跟ISE
小 阿 飞·2024-02-20 21:31

除法器 c语言 模拟,用Vivado-HLS实现低latency除法器

XilinxVivadoHigh-LevelSynthesis(HLS)工具将C,C++,或者SystemC设计规范，算法转成RegisterTransferLevel(RTL)实现，可综合到XilinxFPGA
小小羊羊羊·2024-02-20 21:00

xilinx FPGA 乘法器 除法器 开方 IP核的使用（VHDL&ISE）

目录一、乘法器ip核1.新建工程之后建一个ip核文件：2.配置ip核：3.编写顶层文件或者激励文件：第一种情况：这个是加了ce的第二种情况：这个是加了ce和sclr的第三种情况：这个是不加使能的乘法器的正确使用：第二天的新进展：最高位是1结果之所以出问题，是因为设置的时候我忘了改了，那个输入的类型默认是signed，即有符号位，大家一定要看清楚哟，按照自己需求，看是否设置最高位为有符号位二、除法器
坚持每天写程序·2024-02-20 21:30

数字信号处理基础----xilinx除法器IP使用

但在一些特殊情况下，希望采用乘除法，这时候在FPGA当中就需要专用的IP了。乘除法在FPGA当中实现起来是比较困难的一件事情。
black_pigeon·2024-02-20 21:27

时钟

图片发自App时钟嘀嗒嘀嗒那是我的心跳声脉搏一分钟60次的撞击动作也是爱一个人时的心情图片发自App
龙那·2024-02-20 21:21

I2C通信协议 + AT24C02存储器

也感觉到了学东西不但要会用还得知道其中的原理才行，，，说了很多废话，来看一下I2C到底是什么吧（基于我个人学习理解，不一定完全正确哈[狗头保命]）基础知识首先I2C是基于2线通信的分别是SDA（数据线）SCL（时钟线
X_bro_G·2024-02-20 20:22

I2C总线原理和应用实例（51单片机和AT24C02的I2C通讯）

（来源于百度百科）总结其主要特点如下：只需要两条总线：串行数据线(SDA)和串行时钟线(SCL)，数据线即用来表示数据，时钟线用于数据收发同步。
GAZzzk·2024-02-20 20:51

c语言i2c读到8位数据,AT24C08 I2C的读写操作实验

[实验原理]首先简单的说明以下I2C总线，I2C总线是一种串行数据总线，只有二根信号线，一根是双向的数据线SDA，另一根是时钟线SCL。在I2C总线上传送的一个数据字节由八位组成。
潘铭允Jasmine·2024-02-20 20:21

Proteus仿真之IIC通信(AT24C02)

1.IIC通信简介：IIC是一种利用时钟线SCL和数据线SDA进行数据传输的通信协议。IIC的时序图如下所示：我们需要看懂时序图中开始信号、数据传输、应答信号和停止信号。
小菜鸟派大星·2024-02-20 20:49

I2C驱动EEPROM芯片AT24C02笔记

前言最近在做51的课程设计，要用到很多以前只是浅浅学过的通信协议，趁这个机会好好复习一下，学习资料参考普中51单片机开发攻略I2CI2C介绍常规的I2C共有两条管腿，分别为SCL（时钟）和SDA（数据）
K-ei-th·2024-02-20 20:16

定时器外部时钟

一、相较于内部时钟中断改动：1.Timer.cRCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOA,ENABLE);//开启GPIOA的时钟/*GPIO初始化*/GPIO_InitTypeDefGPIO_InitStructure
调试Bug小能手·2024-02-20 19:39

随笔(让我说声"谢谢您")

每天只顾着随笔(仅只想在美好的琐碎的存折上每天留一点给日后某个阳光的午后或黄昏时与自己慢慢咀嚼，如果您不经意停留，希望您也拥有这小小的美好一一人间值得)和阅读，不是不想与您互动，而是我沉浸在书的世界，欢喜到忘了时钟在摆动
谢秋悦生活随笔·2024-02-20 18:49

SG-8018CG晶体振荡器可编程

    SG-8018CG晶体振荡器是一款集宽频率范围、高稳定性、低功耗及超小型封装于一身的高性能时钟源解决方案。
Epson样品中心·2024-02-20 16:08

SG5032EEN晶体振荡器SPXO

   5G将使通信流量呈指数级增长，5G通信网络需要高速和宽带，同时将噪声水平保持在最低水平，这可以通过通信设备的高频低抖动参考时钟来实现，使用上述晶体振荡器SPXO，客户可以输入一个具有极低相位抖动和功率的高频参考时钟
Epson样品中心·2024-02-20 16:35

【嵌入式系统设计与实现】4 十字路口交通灯控制（简易版）

方案设计与论证软件方案设计阶段1：通行（5s）阶段2：绿灯闪烁（5次，每次150ms）阶段3：变黄灯(1s)硬件仿真方案设计项目（软硬件）详细实现过程分析说明利用STM32CubeMX生成工程芯片选型配置引脚时钟配置生成工程文件并打开
jennie佳妮·2024-02-20 16:33

基于FPGA的I2C接口控制器（包含单字节和多字节读写）

另一个需要注意的是数据在时钟的低电平中间进行赋值，
电路_fpga·2024-02-20 12:51

【FPGA开发】HDMI通信协议解析及FPGA实现

本篇文章包含的内容一、HDMI简介1.1HDMI引脚解析1.2HDMI工作原理1.3DVI编码1.4TMDS编码二、并串转换、单端差分转换原语2.1原语简介2.2原语：IO端口组件2.3IOB输入输出缓冲区2.4并转串原语`OSERDESE2`2.4.1`OSERDESE2`工作原理2.4.2`OSERDESE2`级联示意图2.4.3`OSERDESE2`工作时序图2.4.4`OSERDESE2`
Include everything·2024-02-20 12:51

FPGA时钟资源与设计方法——IO延迟约束（Vivado）

只能分析内部的时序信息，对于外部的时序信息Vivado无法提供，在设计中要精确建模外部时序信息，必须为输入和输出端口提供输入输出延迟信息，而I/O延迟约束就是告知XilinxVivado集成设计环境（IDE）FPGA
CWNULT·2024-02-20 12:19

Xilinx（AMD） 7系列FPGA配置引脚说明

xilinx7系列FPGA配置引脚下表详细描述了xilinx7系列FPGA所有配置引脚及其功能。
CWNULT·2024-02-20 12:19

【FPGA】高云FPGA之数字钟实验-＞HC595驱动数码管

高云FPGA之IP核的使用1、设计定义2、设计输入2.1数码管译码显示2.274HC595驱动2.3主模块设计3、分析和综合4、功能仿真6.1hex8模块仿真6.2HC595模块5、布局布线6、时序仿真
凉开水白菜·2024-02-20 12:18

嵌入式 系统 开发 - 第一件事 “搭开发环境”

无论是对DSP，FPGA，或其他可编程芯片开发都要“搭开发环境”：懒得写太多字，画个图来扯淡吧！看看实际怎么搞的：）这张照片仅仅是老哥自己的一个DSP开发实际连结的搞法儿啊，上面的图是一个通用说明。
FOOLCODE·2024-02-20 12:42

FPGA时钟资源与设计方法——时钟抖动（jitter）、时钟偏斜(skew)概念讲解

目录1时钟抖动（clockjitter）2时钟偏斜（clockskew）1时钟抖动（clockjitter）时钟抖动（Jitter）：时钟抖动指的是时钟周期的不稳定性，即：时钟周期随着时间发生变化。
CWNULT·2024-02-20 12:40

蓝桥杯嵌入式（STM32G431RBT6）入门第一天——点亮LED｜CSDN创作打卡

进入后先对RCC时钟进行配置，在高速时钟处选择晶体\陶瓷晶振，也就是外部晶振，选择后
寻梦旅程·2024-02-20 11:29

蓝桥杯嵌入式STM32G431RBT6知识点（主观题部分）

目录1前置准备1.1Keil1.1.1编译器版本及微库1.1.2添加官方提供的LCD及I2C文件1.2CubeMX1.2.1时钟树1.2.2其他1.2.3明确CubeMX路径，放置芯片包2GPIO2.1
菜只因C·2024-02-20 11:22

STM32F407通过STM32CubeMX建立工程、移植驱动

（3）配置时钟频率，ClockConfiguration。选择HSE，STM32F407ZETx最高支持168M（4）保存和配置工程，ProjectManager。保存
ElderLongLive·2024-02-20 11:32

单片机01天---stm32基本信息了解

下载数据手册以STM32F407ZG为例网站：www.st.com，搜索芯片型号，下载“数据手册”使用数据手册使用查看芯片型号信息芯片资源信息时钟框图芯片资源表格下方GPIO口表格一般位于下图后面的位置
向_北ei·2024-02-20 11:01

输入捕获模式测频率&PWM输入模式（PWMI）测占空比

比较电路输入的CNT、CCR大小关系，在通道引脚输出高低电平二、*频率知识、测量方法补充*N/fc得到标准频率的时长，也就是待测频率的周期测频法代码实现：修改对射式红外传感器计次（上升沿计次）、定时器外部时钟
调试Bug小能手·2024-02-20 11:27

学习Android的第十三天

目录AndroidTextClock文本时钟控件TextClock控件主要属性和方法简单的TextClock参考文档AndroidAnalogClock控件AnalogClock属性AndroidChronometer
世俗ˊ·2024-02-20 10:38

卸载（散文）

很多时候，我们循着时钟的滴答声，奔跑在充满激情，也充满竞争的人生赛场上。这一路走来，既有心酸，也有苦辣。今天，我们跑到了这一学年的终点。也该卸载心中那张循环往复的课表。
赫章蔡军·2024-02-20 09:57

TOTP基本原理

是时间同步，基于客户端的动态口令和动态口令验证服务器的时间比对，一般每60秒，或30秒产生一个新口令，要求客户端和服务器能够十分精确的保持正确的时钟，客户端和服务端基于时间计算的动态口令才能一致。
加菲猫的技术人生·2024-02-20 09:51

VPX信号处理卡设计原理图：9-基于DSP TMS320C6678+FPGA XC7V690T的6U VPX信号处理卡 信号处理 无线电通信

板卡采用一片TIDSPTMS320C6678和一片Xilinx公司Virtex7系列的FPGAXC7V690T-2FFG1761I作为主处理器，Xilinx的AritexXC7A200T作为辅助处理器。
hexiaoyan827·2024-02-20 08:53

今日所思||身•心俱“休”

屋子里时钟的声音“嗒……嗒……嗒”，什么时候，窗户上飘洒了细密的雨点，看了
VV渐行渐远·2024-02-20 08:02
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他