FPGA时钟

【教程4＞第5章＞第28节】基于帧同步+相位同步+位同步的QPSK调制解调通信系统整体性能分析

欢迎订阅FPGA/MATLAB/Simulink系列教程《★教程1:matlab入门100例》《★教程2:fpga入门100例》《★教程3:simulink入门60例》《★教程4:FPGA/MATLAB
fpga和matlab·2025-02-16 03:52

【PCIe XDMA开发】Windows环境下再也不用重启电脑了

Windows环境下开发，使用FPGA开发PCIeXDMA驱动，重新下载bit文件后，通常会遇到主机无法识别到固件更改的问题。
RunningCamel·2025-02-15 18:45

串行通信接口-Modbus通信

文章目录1.Modbus介绍1.1协议模型1.2网络拓扑1.3帧结构1.4通讯模型1.5寄存器类型1.6功能码2.搭建实验环境3.FPGA实现3.1接收端3.1.1接收状态机3.1.2数据缓存3.1.3
FPGArea·2025-02-14 15:15

『FPGA开发必备技能』汇总导航

※Welcome大家好，欢迎来到瑾芳玉洁的博客！励志开源分享诗和代码，三餐却无汤，顿顿都被噎。有幸结识那个值得被认真、被珍惜、被捧在手掌心的女孩，不出意外被敷衍、被唾弃、被埋在了垃圾堆。喜欢舞文弄墨咬文嚼字的混沌世界，懵懂无知走上了工科直男01的不归路。八十公斤的体重勉强与大鹏一日同风起的浮力动态平衡，做不到宠辱不惊无欲无求的匀速直线运动，就按部就班的小波浪式前进，螺旋式蠕动。<我是一名专注于FP
FPGArea·2025-02-14 15:15

fpga原理和结构 pdf_一文带你认识FPGA~

在我们嵌入式中，有这样一朵奇葩介于软件与硬件之间，这朵奇葩就是FPGA。可能很多平时玩MCU比较多的朋友不太了解。
weixin_39849888·2025-02-14 01:47

fpga原理和结构 pdf_FPGA最小系统的设计方法

FPGA最小系统是可以使FPGA正常工作的最简单的系统。它的外围电路尽量最少，只包括FPGA必要的控制电路。一般所说的FPGA的最小系统主要包括FPGA芯片、下载电路、外部时钟、复位电路和电源。
weixin_39998795·2025-02-14 01:47

简述fpga的原理和结构_几组实用FPGA原理设计图

FPGA(Field－ProgrammableGateArray)，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。
Tengfei Jiang·2025-02-14 01:17

国产化板卡设计原理图：2288-基于FMC接口的JFM7K325T PCIeX4 3U VPX接口卡

基于FMC接口的JFM7K325TPCIeX43UVPX接口卡一、板卡概述标准VPX3U板卡，基于JFM7K325T芯片，pin_to_pin兼容FPGAXC7K410T-2FFG900，支持PCIeX8
hexiaoyan827·2025-02-13 23:35

STM32 HAL库封装函数查询

以下是STM32HAL库常用函数**的分类整理，按外设模块划分，便于快速查阅：1.系统与时钟-**系统初始化**-`HAL_Init()`:初始化HAL库和系统时钟。
小小小小小小龙·2025-02-13 23:01

- `always @(posedge opt_txclk)` 触发后，调用内部有 `@(posedge opt_txclk)`的task

task内部还有@(posedgeopt_txclk)，但在下一个时钟沿到来之前，always块会不会重新触发，从而导致错误。
零度随想·2025-02-13 08:41

Altera PDN 设计和 FPGA 收发器性能

本文档介绍在电源分配网络(PDN)设计中采用现代开关稳压器的优势，利用这些优势获得最佳FPGA收发器性能。
FPGA技术实战·2025-02-13 07:05

崖山从0到1系列06-崖山数据库双机高可用环境部署

崖山从0到1系列06-崖山数据库双机高可用环境部署简单步骤环境：两台机器192.168.127.39192.168.127.40基础配置：调整机器的时钟，确保机器时钟一致。
king01299·2025-02-13 06:27

redis之服务端

14.1.4命令执行器（2）：执行预备操作命令执行器（3）；调用命令的实现函数命令执行器（4）：执行后续工作将命令回复发送给客户端客户端接收并打印命令回复ServerCron函数更新服务器时间缓存更新LRU时钟更新服务器每秒执行命令次数更新服务器内存峰值记录处理
小码农0912·2025-02-12 21:19

FPGA状态机设计

B站对应讲解本文视频链接状态机：状态机是逻辑设计里面重要的内容，许多公司的硬件和逻辑工程师面试中，状态机设计几乎是必选题目。所以本次以状态机为话题进行重点讨论，以及如何写好状态机。状态机全称是有限状态机（FiniteStateMachine、FSM），是表示有限个状态以及在这些状态之间的转移和动作等行为的数学模型。本篇博客对相关概念以及使用状态机实现特定字符串的检测，并通过程序具体理解一段式、两段
FPGA小学生·2025-02-12 20:44

《解锁AI芯片新境界：提升专用人工智能芯片通用性与灵活性的热点技术》

如现场可编程门阵列（FPGA），内部有大量可配置逻辑单元和布线资源，用户能通过编程实现不同的逻辑功能，可针对不同的人工智能算法和应用场景快速重构，像在图像识别和自然语言处理任务间灵
程序猿阿伟·2025-02-12 18:30

使用RT-Thread Studio DIY 迷你桌面时钟（三）| 获取NTP时间（at_device软件包 + netutils软件包）----基于stm32f103rct6

先参考官方的文章使用RT-ThreadStudioDIY迷你桌面时钟（三）|获取NTP时间（at_device软件包+netutils软件包）_Mculover666的博客-CSDN博客1.项目进度桌面
杜嗨皮·2025-02-12 04:20

spi iic和串口的区别_IIC协议解释

欢迎FPGA工程师加入官方微信技术群点击蓝字关注我们FPGA之家-中国最好的纯工程师社群(1)概述I2C(Inter-IntegratedCircuitBUS)集成电路总线，该总线由NXP(原PHILIPS
weixin_39995943·2025-02-11 20:53

IIC和SPI的区别

时钟信号IIC使用一个时钟信号来同步通信，而SPI需要两个时钟信号，一个为数据时钟（SCK），另一个为片选信号（SS）。
m0_59949484·2025-02-11 20:21

操作系统|ARM和X86的区别，存储，指令集

文章目录主频寄存器寄存器在硬件中的体现是什么寄存器的基本特性硬件实现寄存器类型内存和寄存器的区别内存（Memory）和磁盘（Disk）指令的执行ARMCortex-M3与Thumb-2指令集Thumb-2与流水线虚拟地址指令的执行多核CPU芯片间的通信机制ISA指令集主频主频，即CPU的时钟频率
wowing-·2025-02-11 13:38

均薪23W还缺人，FPGA工程师到底有多重要?

近两年，随着FPGA行业的快速发展，FPGA工程师的需求量持续增长。FPGA技术在通信、人工智能、自动驾驶、数据中心等领域的广泛应用，使得这一岗位变得尤为重要。
博览鸿蒙·2025-02-10 20:22

点亮你的LED灯

一、前言对于每一个FPGA的初学者，经过一段时间的理论学习后，都会有跃跃欲试的感觉，迫不及待的想通过建立一个完整的工程来验证软件安装是否正确，验证综合编译的流程是否正确，以及成功上板的喜悦感。
张口口·2025-02-10 18:09

hyper-v虚拟机，hyper-v虚拟机之间如何进行通信？

对于任何追求卓越运营的企业而言，批量管理如同精密时钟的核心齿轮，精准地调控着各项业务的有序运转。今天小编要带来hyper-v虚拟机之间如何进行通信。
·2025-02-10 14:06

自学单片机-15

第15章实时时钟DSI302在前面已经了解到了不少关于时钟的概念，比如，单片机的主时钟是11.059200M,I2C总线有一条时钟信号线SCL等，这些时钟本质上都是一个某一频率的方波信号。
manyoftenvictory·2025-02-09 19:27

STM32通用定时器基本原理

TIM1和TIM8主要特性和TIM1和TIM8定时器的功能包括：16位向上、向下、向上/下自动装载计数器16位可编程(可以实时修改)预分频器，计数器时钟频率的分频系数为1～65535之间的任意数值多达4
2401_83704125·2025-02-09 19:23

深入解析 STM32 GPIO：结构、配置与应用实践

的基本概念二、GPIO的主要功能三、GPIO的内部结构四、GPIO的工作模式1.输入模式2.输出模式3.复用功能模式4.模拟模式五、GPIO的配置寄存器六、GPIO的配置步骤（以点亮LED为例）1.使能GPIO时钟
Exhausted、·2025-02-09 18:44

时钟结构设计

时钟结构设计现在已经清楚地说明时钟决策的主要考虑因素，下面将介绍如何为设计提供需要的时钟。
cckkppll·2025-02-09 17:13

Verilog 实现 FPGA 复杂算法的案例

在数字电路设计领域，FPGA（现场可编程门阵列）因其灵活性和高性能而备受青睐。有许多利用Verilog实现FPGA复杂算法的案例。例如，有一个项目是在FPGA中用Verilog实现开方运算。
百态老人·2025-02-09 14:55

XY2-100的Verilog实现

当产生上升沿时，开始发数据inputwire[15:0]x_pos,inputwire[15:0]y_pos,inputwire[15:0]z_pos,outputclk_2MHz_o,//输出2MHz时钟
csdn_gddf102384398·2025-02-09 13:15

CubeMX生成STM32工程文件，对串口测试使用（一）

目录引言硬件连接软件配置步骤步骤一：开启USART和相关时钟步骤二：配置USART参数步骤三：配置USART（GPIO）数据发送和接收发送数据阻塞方式发送数据中断方式发送数据接收数据阻塞方式接收数据中断方式接收数据引言项目基于
魂兮-龙游·2025-02-09 10:53

FPGA极易入门教程----数码管篇（1）静态显示_数码管静态显示

图2：共阴极数码管显示数字“1”其他数字的演示就不做了，根据这个原理可以整理出0~9这10个数字的编码方式（适用共阳极，共阴极只要将编码取反即可）：图3：共阳极数码管编码表这里涉及到两个概念：段选：单个数码管的二极管控制信号（a~g），控制段选可以实现数码管显示不同的数字位选：单个数码管的“电源开关”信号，只有在位选有效的情况下（有电情况下），控制数码管的段选才有意义也就是说通过控制位选可以控制数
2401_87555332·2025-02-09 06:19

定时器分频系数-1理解

下面为你详细解释：定时器预分频器的工作原理定时器的预分频器（Prescaler）用于对输入时钟信号进行分频，从而降低定时器计数器的计数频率。
weixin_58038206·2025-02-09 03:25

STM32学习笔记（四）丨TIM定时器及其应用（定时中断、内外时钟源选择）_tim时钟

一、TIM定时器1.1TIM定时器简介TIM（Timer）定时器，它的基本功能是对输入的时钟进行计数，并在计数值达到定值时触发中断，即定时触发中断定时器就是一个计数器，当计数器的输入是一个准确可靠的基准时钟时
2401_87557120·2025-02-08 19:57

hyper-v虚拟机，hyper-v虚拟机之间如何进行通信？

对于任何追求卓越运营的企业而言，批量管理如同精密时钟的核心齿轮，精准地调控着各项业务的有序运转。今天小编要带来hyper-v虚拟机之间如何进行通信。
·2025-02-08 15:50

中微CMS8S5898：8051系列高性价比MCU，赋能多样化应用

一、稳定可靠，性能满足需求CMS8S5898采用成熟的8051内核，指令周期为12个时钟周期，最高运行频率可达
MOS管-冠华伟业·2025-02-08 12:43

AUTOSAR汽车电子嵌入式编程精讲300篇-基于FPGA的CAN FD汽车总线数据交互系统设计

目录前言汽车总线以及发展趋势汽车总线技术汽车总线发展趋势CANFD总线国内外研究现状2系统方案及CANFD协议分析2.1系统控制方案设计2.2CANFD总线帧结构分析2.2.1数据帧分析2.2.2远程帧分析2.2.3过载帧分析2.2.4错误帧分析2.2.5帧间隔分析2.3位流编码以及位时序分析2.3.1位流编码分析2.3.2位时间分析2.3.3位时间切换及位同步分析本文篇幅较长，分为上中下三篇，文
格图素书·2025-02-08 10:29

Verilog 语法篇 硬件描述语言

它主要用于描述ASIC（专用集成电路）或FPGA（现场可编程门阵列）等硬件设备的结构和行为。定义与用途：Verilog是一种硬件描述语言（HDL），主要用于数字电路的建模、仿真、综合与验证。
7yewh·2025-02-08 10:56

关于串口波特率的的记录

常用串行数据格式：8位数据一个起始位一个停止位,低位数据在前如果是同步串口，还需要增加同步时钟，所以大部分用异步串口较多：UART1,波特率115200代表1秒可以传送115200bits的数据2,115200bit
蓑衣客VS索尼克·2025-02-08 07:28

linux获取rtc时钟,Linux 实时时钟（RTC）驱动API

Linux实时时钟(RTC)驱动=======================================当Linux开发者在谈论“实时时钟”的时候，他们指的是某种可以跟踪墙上时间，并且有备用电池所以在系统关闭的时候仍然可以运行的东西
weixin_39970823·2025-02-07 21:28

蓝桥杯物联网 EX2-8.RTC实时时钟实验

引言：RTC(RealTimeClock)：实时时钟RTC是个独立的定时器。RTC模块拥有一个连续计数的计数器，在相应的软件配置下，可以提供时钟日历的功能。
躺平的居同学·2025-02-07 21:26

Xilinx 7系列FPGA架构之时钟资源（一）

引言：从本文开始，我们陆续介绍Xilinx7系列FPGA的时钟资源架构，熟练掌握时钟资源对于FPGA硬件设计工程师及软件设计工程师都非常重要。
FPGA技术实战·2025-02-07 02:24

蓝桥杯嵌入式学习（八）UART

通常串口包括两个数据线（发送线和接收线）和多个控制线（时钟线，使能线，数据位线，校验位线和停止位线）2.串口通信协议在串口通信中，通常需要使用一种特定的通信协议，如如RS-232、RS-485、UART
2301_78114356·2025-02-07 01:45

FPGA与ASIC：到底选哪个好？

不少人想转行FPGA，但在ASIC和FPGA之间犹豫不决。要做出选择，首先需要清楚两者的区别和各自特点。
博览鸿蒙·2025-02-06 16:46

入行FPGA设计工程师需要提前学习哪些内容？

FPGA作为一种灵活可编程的硬件平台，广泛应用于嵌入式系统、通信、数据处理等领域。很多人选择转行FPGA设计工程师，但对于新手来说，可能在学习过程中会遇到一些迷茫和困惑。
博览鸿蒙·2025-02-06 16:15

【瑞萨RH850/U2A16】学习小结：低功耗模式-Deepstop模式和CyclicRun模式

CyclicRun模式设计低功耗瑞萨RH850运行模式介绍运行模式介绍run模式：MCU正常工作状态，MCU资源均可用；Deepstop模式：MCU深度休眠状态，此时所有的核停止工作，AW0供电域外设可以通过开启时钟使其工作
枫俊天空·2025-02-06 01:57

2025年2月4日（i2c和spi树莓派oled sdd1306）

1.I2C连接SSD1306OLED屏幕硬件连接：SDA(数据线)连接到树莓派的GPIO2(即SDA引脚)SCL(时钟线)连接到树莓派的GPIO3(即SCL引脚)OLED屏幕的电源引脚VCC连接到树莓派的
Mason Lin·2025-02-05 23:12

用蓝桥杯单片机实现温度界面与时钟界面转换

2）读取DS1302时钟芯片的时、分、秒数据。3）通过数码管显示时间和温度数据，显示界面可以通过按键来回切换。初始化状态说明1）关闭蜂鸣器、继电器。2）数码管处于时间界面。
安知甜与乐·2025-02-05 23:11

Verilog基础（五）：时序逻辑

时序逻辑(SequentialLogin)锁存器与触发器-D-触发器(Dflip-flops)D-触发器可以存储一个bit数据并根据时钟信号周期的更新数据，一般是由正边沿触发.D-触发器由逻辑合成器(Logicsynthesizer
TrustZone_·2025-02-05 20:19

javascript 网页设计案例

以下是一个使用JavaScript进行网页设计的案例：1.动态时钟动态时钟是一种常见的网页设计元素，可以实时显示当前时间。
北欧人写代码·2025-02-05 17:59

STM32单片机学习记录（11.29）

2.PWM程序编写步骤：（1）RCC开启时钟，将要用的TIM外设和GPIO外设的时钟打开；（2）配置时基单元（包括时钟源选择）；（3）配置输出比较单元（包括CCR值、输出比较模式、极性选择、输出使能等参数
宣宣猪的小花园.·2025-02-05 12:17

服务器中配置时钟同步

服务器中配置时间同步只要一台服务器同步互联网的时钟服务器，其它的服务以这台为时钟服务器！一、window2008配置时钟服务器1、启动服务，在默认的情况下window2008是没有启动时钟服务的。
weixin_34356310·2025-02-05 08:21
上一页 2 3 4 5 6 7 8 9 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他