FPGA时钟

同步复位、异步复位和异步复位同步释放

同步复位同步复位就是在是在时钟上升沿到来时，复位信号有效。
nananaij·2025-07-03 06:54

4，STM32CubeMX配置UART串口工程

前言单片机型号：STM32F407编程环境：STM32CubeMX+Keilv5硬件连接：PF9--->LED0，PF10--->LED1注：本工程在1，STM32CubeMX工程基础（配置Debug、时钟树
·2025-07-03 01:08

116-基于5VLX110T FPGA FMC接口功能验证6U CPCI平台

FPGA接1片DDR2内存条2GB，32MBNorflash存储器，用于存储程序。外扩SATA、PCI、PCIexpress、千兆网络接口、SFP接口，自定义总线支持最大到266个IO。该
Anin蓝天（北京太速科技-陈）·2025-07-03 00:07

FPGA FMC 接口

1FMC介绍FMC接口即FPGAMezzanineCard接口，中文名为FPGA中间层板卡接口。
LEEE@FPGA·2025-07-03 00:34

Proteus仿真——STM32按键

按键的简单开发，主要是用来识别高低电平的方式，并利用了延时函数来进行消抖主要用到的函数CubeMX的配置用PB8和PB9当作灯泡的引脚，设置初始为上拉PC13为按钮输入，设置为上拉电阻，处于高电平状态时钟树不变
m0_46321169·2025-07-02 16:03

NTP网络子母时钟的特点优势及应用场景介绍

在数字化基础设施高速发展的今天，时间同步已成为金融、医疗、交通等关键领域的核心需求。作为时间频率领域的专业厂商，“同步天下”品牌旗下的SYN6109型NTP网络子钟，以卓越的技术性能和灵活的应用能力，为各行业提供了可靠的时间基准。一、核心功能与技术优势：重新定义工业级时间同步标准SYN6109型NTP网络子钟基于网络时间协议（NTP）构建，支持与时间服务器的高精度同步，其核心技术亮点体现在三大层面
西安同步高经理·2025-07-02 16:02

数字ic后端设计从入门到精通9（含fusion compiler, tcl教学）setup time, hold time check lib/report详解

它定义了如何用表格形式表达触发器等顺序单元在不同输入信号和时钟转换速率下的建立和保持时间。
soulermax·2025-07-02 08:07

数字后端中的PDC check是什么？

以下是其核心要点：1.PDCcheck的定义与目的作用：验证物理设计（如布局、时钟树、布线）是否满足用户定义的约束文件（如SDC、UPF）以及工艺厂提供的物理规则（如
Reese_Reese·2025-07-02 08:03

I2C协议

I2C协议介绍协议基本特点双线制串行总线：I2C只使用两条双向线进行通信，分别是串行数据线SDA(SerialDataLine)和串行时钟线SCL(SerialClockLine)。
企鹅chi月饼·2025-07-02 06:20

协议篇-PDM协议 带你深入了解DMIC

DMIC采用PDM协议传输数据，而该协议基本只用在DMIC芯片上，由两个信号线组成，分别为时钟线和数据线，如下图所示为DMIC硬件接线图：图1DMIC硬件接线图DMIC左声道和右声道公用一条
热爱学习地派大星·2025-07-01 23:31

山东大学FPGA课程实验一 加法器设计

【实验题目】设计一个16位二进制全加器模块。用层次化设计方法，设计一个16位二进制全加器模块。设计一个16位二进制超前进位全加器模块。设计一个16-bit8421-BCD码全加器模块。【实验软件工具】QuartusII;ModelSimSE.【实验要求】实验内容与原理说明（包括框图、逻辑表达式和真值表）；实验模块程序代码（设计模块DesignBlock）和激励代码（激励模块TestBench）；仿
小田不甜~·2025-07-01 14:29

FPGA设计的时序分析概要

FPGA设计的时序分析文章目录FPGA设计的时序分析时序分析的概念和必要性时序分析的分类映射后时序分析时序约束与时序分析的关系特殊情况小总结时序分析的概念和必要性时序分析，也叫静态时序分析（StaticTimingAnalysis
cycf·2025-07-01 09:27

单片机常用通信外设特点及通信方式对比表

两根线就能通信全双工（收发同时）波特率自由配（9600~115200常见）异步串行TX发+RX收无需时钟线靠起始/停止位同步传感器读数PC调试输出模块固件升级❤️要简单，选UART！
嵌入式@秋刀鱼·2025-07-01 04:55

SPI、I2C、Uart总线的区别与详解

SPI、I2C、Uart总线的区别与详解目录SPI、I2C、Uart的区别UART、SPI和I2C详解SPI、I2C、Uart的区别SPI：接口线数量：3或4根，串行时钟线SCLK、串行数据输出SDO、
gubaofu·2025-06-30 20:00

Xilinx FPGA ICAP原语实现多重配置

文章目录1.FPGA可以运行几个固件2.XilinxICAP原语简介3.ICAP原语模板的使用4.ICAP在Spartan-6上的使用5.ICAP在Kintex-7上的使用工程下载1.FPGA可以运行几个固件众所周知
whik1194·2025-06-30 19:54

RK3568-适配rgb接口屏幕

PCLK像素时钟信号线。DE模式和HV模式RGBLCD一般有两种驱动模式：DE模式和HV模式，这两个模式的区别是DE模式需要用到DE信号线，
Paper_Love·2025-06-30 14:19

MAX7219数码管+RTC时钟——stm32

rtc.c文件如下：具体请查看原子哥正点原子RTC实时时钟例程，发现BUG,求解决。
嵌入式学徒 未来评测学徒·2025-06-30 11:31

STM32 USART 补充

异步通讯：不使用时钟信号进行数据同步，它们直接在数据信号中穿插一些同步用的信号位，或者把主体数据进行打包，以数据帧的格式传输数据，有时还需要双方约定数据的传输速率，以便更好地同步。异步通讯中会包含帧
每天学点·2025-06-30 09:17

【stm32】HAL库开发——单片机工作模式

由于Hal库与标准库在管理系统时钟和低功耗模式时的处理方式不同，Hal库中需
许白掰·2025-06-30 07:35

7-STM32的模拟IIC

IICvoidIIC_Init(){GPIO_InitTypeDefGPIO_InitStructure;RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOB,ENABLE);//使能GPIOA时钟
水果里面有苹果·2025-06-30 00:23

基于 Kintex UltraScale 系列 2 路 QSFP+40G 光纤 PCIe 数据传输卡 / 光纤适配器（5GByte/s 带宽KU060光纤 PCIe 数据传输卡）

板卡采用Xilinx的高性能KintexUltraScale系列FPGA作为实时处理器，板载2组独立的72位DDR4SDRAM大容量缓存。板卡具有1个RJ45千兆以太网口以及若干IO信号。
F_white·2025-06-29 23:51

嵌入式硬件与应用篇---寄存器GPIO控制

在ARM架构中，通过32位寄存器控制GPIO（通用输入输出）的核心步骤和方法可分为以下几个关键环节，结合不同芯片的实现差异，具体操作需参考对应的数据手册：一、GPIO控制的核心步骤1.使能GPIO时钟必要性
·2025-06-29 18:10

中科亿海微SoM模组——基于FPGA+RSIC-V的计算机板卡

基于FPGA+RSIC-V的计算机板卡主芯片使用中科亿海微EQ6HL45-CSG324FPGA芯片和高性能微控制器HPM6880，并集合ADCLHA6958H、6通道数字隔离器SiLM5760、SiLM5763
ehiway·2025-06-29 15:16

mb_bootloop_le.elf是使用microblaze默认的elf文件，这个文件包括哪些内容？

一、mb_bootloop_le.elf说明1.mb_bootloop_le.elf是使用microblaze的FPGA的时候的默认的elf文件；2.XilinxSDK中的.elf文件全称为“ExecutableandLinkingFormat
hahaha6016·2025-06-29 15:45

可编程逻辑器件的演进与对比分析

可编程逻辑器件的演进与对比分析目录离散逻辑芯片与早期PLD的限制CPLD的诞生与结构特点FPGA的架构创新CPLD与FPGA的核心差异总结1.离散逻辑芯片与早期PLD的限制在还没有发明出可编程逻辑器件（
cycf·2025-06-29 15:15

嵌入式笔记：常用接口之详解I2C总线

2.原理与特性1.双线通信I2C总线由两根信号线组成：SCL：即时钟线，由主设备（Master）产生时钟信号，用于同步数据传输。SDA：即数据线，用于主设备与从设备（Slave
失落的多巴胺·2025-06-29 05:05

Linux configfs机制

1、在使用intelSOC过程中，驱动的DTS需要在内核启动以后把FPGAcoreload以后加载PL侧设备的DTS，此时使用的是Linux的dts的overlay机制，该机制本质是使用Linux的configfs
liujiliei·2025-06-29 04:02

布线后优化（PostRoute Optimization）解析

AboutPostRouteOptimization一、PostRoute优化的核心功能与默认行为在PostRoute模式下，软件默认执行以下操作（除非手动指定其他目标）：违规修复优先级：首先处理寄存器到寄存器（Reg2Reg）路径及寄存器到时钟
weixin_45371279·2025-06-29 01:05

FPGA和嵌入式系统的核心区别

灵活性：FPGA具有高度的灵活性，可以根据需要重新编程以实现不同的功能。嵌入式系统的硬件功能通常是固定的，无法进行大规模的硬件级别的修改。
2301_82243800·2025-06-29 00:01

[FPGA]嵌入式系统FPGA设计资源

嵌入式系统FPGA设计资源一、供应商https://www.altera.com-AlteraFPGA供应商网站https://www.altera.com/events/northamerica/intel-soc-fpga-developer-forum
元直数字电路验证·2025-06-29 00:30

hmc7044时钟芯片调试笔记

目录前言一、依赖文档、工具二、运行linux内核驱动的平台1、代码、文件列表2、适配、编译3、调试三、无os的mcu平台1、代码、文件列表2、适配、编译3、调试前言本笔记基于运行linux操作系统的SOC芯片平台、linux内核版本linux5.10.xxx和无操作系统的mcu平台记录调试；一、依赖文档、工具文档名说明获取方式hmc7044.pdf数据手册adi官网或者国内采芯网GUI配置工具通过
So_shine·2025-06-29 00:29

【STM32仿真】基于STM32单片机设计的秒表时钟计时器仿真系统

基于STM32单片机设计的秒表时钟计时器仿真系统演示视频基于STM32单片机设计的秒表时钟计时器仿真系统摘要本设计基于STM32单片机，设计并实现了一个秒表时钟计时器仿真系统。
阿齐Archie·2025-06-28 23:50

stm32学习笔记——TIM定时中断

定时器可以对内部时钟或外部事件进行计数，当计数值达到预设的阈值时，会触发一个中断信号。
算法萌新——1·2025-06-28 19:54

[学习] PID算法原理与实践（代码示例）

PID算法原理与实践一、PID算法原理1.1PID算法概述1.定义2.应用领域3.核心目标1.2基本原理1.3数学表达离散化实现（适用于数字控制）二、实践案例（C语言）1.电机转速控制2.温度控制系统3.时钟驯服系统三
极客不孤独·2025-06-28 16:55

【BUG】为什么同样的初始化代码STM32F1正常而F0报错？

源代码：/*开启时钟*/RCC_APB2PeriphClockCmd(RCC_APB2Periph_USART1,ENABLE);//开启USART1的时钟RCC_APB2PeriphClockCmd(
吃货界的嵌入式攻城狮·2025-06-28 04:37

STM32 CAN 单个设备回环通信及三个设备互相通信

一、基本流程基础配置分为三大块：1.CAN外设的初始化RCC时钟初始化（GPIO时钟和CAN1的时钟）GPIO初始化（CAN_TX复用推挽输出模式，CAN_RX上拉输入模式）整个CAN外设的初始化（结构体配置
2401_88885971·2025-06-28 03:36

FPGA(现场可编程门阵列)是什么？

FPGA(现场可编程门阵列)是什么？
Yashar Qian·2025-06-27 20:16

异构计算解决方案（兼容不同硬件架构）

异构计算解决方案通过整合不同类型处理器（如CPU、GPU、NPU、FPGA等），实现硬件资源的高效协同与兼容，满足多样化计算需求。
ARM2NCWU·2025-06-27 17:29

EtherCAT工业实时以太网深度解析：从高速控制到智能互联的技术革命

文中结合多轴运动控制、跨协议集成等典型应用，提供从分布式时钟配置到故障诊断的完整代码示例，并解析TSN融合、AI驱动等未来演进方向。实测数据表明，EtherCAT可使控
AI_DL_CODE·2025-06-27 17:28

FPGA与Verilog实现的Cordic算法测试项目

本文还有配套的精品资源，点击获取简介：Cordic算法是一种在FPGA和Verilog硬件描述语言中实现高效的数值计算技术，它简化了硬件资源需求，特别适合资源有限的嵌入式系统。
weixin_42668301·2025-06-27 04:01

实时解码技术：基于FPGA芯片的即时错误诊断与修正系统，实现计算过程中的动态纠错

以下基于资料构建的基于FPGA的实时动态纠错系统技术框架，涵盖原理、实现路径与典型应用：一、FPGA芯片的核心特性支撑实时动态纠错FPGA（现场可编程门阵列）的硬件可重构性和并行架构是动态纠错系统的物理基础
百态老人·2025-06-27 03:52

零起步的 FPGA 学习圣经：Project F 开源项目深度解读

在FPGA学习过程中，你是否也曾遇到过这些问题：教材晦涩难懂，电路图和代码脱节？找不到既系统又实战的开源学习资料？工具链配置复杂，不知从何下手？
OpenFPGA·2025-06-27 03:46

基于FPGA的数字图像处理【1.5】

第2章FPGA与图像处理随着图像分辨率的大幅度提升和图像处理算法复杂度的提升，传统的串行处理器已经越来越不能满足图像处理的实时性需求。
BinaryStarXin·2025-06-26 21:39

【教程4＞第7章＞第23节】基于FPGA的RS(204,188)译码verilog实现7——欧几里得迭代算法模块

目录1.软件版本2.RS译码器逆元欧几里得算法模块原理分析3.RS译码器逆元欧几里得算法模块的verilog实现3.1RS译码器逆元欧几里得算法模块verilog程序3.2程序解析欢迎订阅FPGA/MATLAB
fpga和matlab·2025-06-26 20:29

FPGA的星辰大海

编者按时下风头正盛的DeepSeek，正值喜好宏大叙事的米国大统领二次上岗就业，OpenAI、软银、甲骨文等宣布投资高达5000亿美元“星际之门”之际，对比尤为强烈。某种程度上，，是低成本创新理念的直接落地。包括来自开源社区的诸多赞誉是，并非体现技术有多“超越”，而是让更多的人可以直接体验，把通往AGI的门票，从奢侈品变成了日用品。四十年前的上世纪八十年代初，美国发起的星球大战，高昂的重金投入比拼
forgeda·2025-06-26 17:38

基于高云GW5AT-15 FPGA的SLVS-EC桥MIPI设计方案分享

设计需求设计一个4LanesSLVS-EC桥接到2组4lanesMIPIDPHY接口的电路模块：（1）CMOS芯片：IMX537-AAMJ-C，输出4lanesSLVS-EC4.752GbpsLane速率；（2）FPGA
_Hello_Panda_·2025-06-26 17:38

基于ARM+FPGA+ADC的储能协调控制器/EMS，支持全国产，支持实时系统

协调控制器是一款灵活可定制逻辑的多功能控制装置，可根据实际应用环境需求定制对应的控制逻辑，应用范围广泛，既可作为新能源站（光伏、风电、储能）的协调控制器，也可作为微网控制器或者综合控制器。产品特点1、支持图形化逻辑组态工具实现装置接口信号、处理逻辑、输出控制及事故告警的现场可视化组态、程序升级，可根据现场需求灵活定制功能；2、具备多路信号采集、多路控制输出；3、具有多种通讯接口，具备强大快速的通信
深圳信迈主板定制专家·2025-06-26 16:59

7a系列mrcc xilinx_Xilinx 7 Series FPGA!型号列表

Xilinx7SeriesFPGA型号列表SupportedDevice(1),(2)CoreVersionSignalingEnvironmentVirtex-5XC5VFX70T-FF1136-2C
·2025-06-26 15:27

XC7K160T-1FBG484I、XC7A100T-2CSG324I FPGA可编程门阵列 PDF规格书

1、XC7K160T-1FBG484I说明：Kintex®-7FPGA有-3、-2、-1、-1L和-2L速度等级，其中-3具有最高的性能。
Summer-明佳达电子·2025-06-26 15:27

TI SAR ADC

各子ADC采样时钟均匀分布，依次按相位延迟1/fs完成各自转换后再通过选择器（
·2025-06-26 09:18
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他