E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA笔试面试
如何寻找最长回文子串
读完本文,你可以去力扣拿下如下题目:1312.让字符串成为回文串的最少插入次数-----------回文串就是正着读反着读都一样的字符,在
笔试面试
中经常出现这类问题。
labuladong
·
2024-02-04 05:06
【INTEL(内部错误:子系统:CCLK,文件:/quartus/periph/cclk/cclk_gen7_utilities.cpp, 未在只读原子pr_part上设置全局标志(iterm 错误)
说明由于英特尔®Quartus®Prime专业版软件23.2中存在一个问题,在PR角色实现修订期间,在针对IntelAgilex®7F/I系列
FPGA
设备进行编译期间,您在部分重配置(PR)区域中对M20K
神仙约架
·
2024-02-03 22:52
INTEL(ALTERA)
FPGA
quartus
pr_part
fpga开发
【
FPGA
】高云
FPGA
之IP核的使用->PLL锁相环
FPGA
开发流程1、设计定义2、设计输入3、分析和综合4、功能仿真5、布局布线6、时序仿真7、IO分配以及配置文件(bit流文件)的生成8、配置(烧录)
FPGA
9、在线调试1、设计定义使用高云内置IP核实现多路不同时钟输出输入时钟
凉开水白菜
·
2024-02-03 22:51
FPGA
fpga开发
PLL
IP核
【INTEL(ALTERA)】为什么在 HPS 引导优先模式下使用 hps_auto SOF 文件时 HPS 配置会失败?
解决方法建议不再使用hps_autoSOF文件,请遵循最新的SoC
FPGA
引导使用指南,使用生成的hps.rbf文件通过JTAG配置HPS。
神仙约架
·
2024-02-03 22:15
INTEL(ALTERA)
FPGA
fpga开发
HPS
引导
SOF
银行招聘准备
我们国家银行类金融机构有:大型商业银行(中,农,工,交,建)银行工作好处:高薪,压力小而且还可以学习:学习理财,学习口才考银行,先了解流程:网上报名,
笔试面试
体检签约秋季招聘时间,8―10月报名10―11
陈培岩
·
2024-02-03 15:18
GIS研发
笔试面试
题目
最近投了一些岗位,有一些老牌测绘装备企业,也有专门做GIS应用的企业,现将其笔试或者电话面试的题目整理出来。1.对简历上项目的介绍2.排序算法冒泡算法原理3.主流的开源的地图框架4.ER图介绍属性有哪些关系有哪些5.数据结构相关问题6.用到了哪些算法7.100个小朋友找年龄最大的8.100个点,找到外包络矩形9.数据库概念模型和逻辑模型10.拓扑关系11.WGS84椭球下的空间直角坐标,转换为CG
GIS小二郎
·
2024-02-03 14:47
GIS相关技术
面试
算法
职场和发展
重温
FPGA
设计之bcd加法器verilog实现
1.题目2.源码//*********************************************************************************//ProjectName:BCD_adder//Email:
[email protected]
//Website:https://home.cnblogs.com/u/hqz68///CreateTime:2019/
芯王国
·
2024-02-03 13:23
重温FPGA
bcd加法器
verilog代码
FPGA
——verilog实现加法器(详细)
1、半加器首先我们看看半加器的真值表abcoso000101011110由真值表我们可以得到RTL图verilog代码:modulehalf_add(a,b,so,co);//半加器inputa,b;//定义两个输入outputso,co;//so为和值的输出,co为进位数据的输出assignso=a^b;//根据真值表可得so为a,b异或逻辑后的结果assignco=a&b;//根据真值表可得c
逃亡的诗
·
2024-02-03 13:22
FPGA
verilog
【
FPGA
& Verilog&Modelsim】 8bitBCD码60计数器
可私信获取整个项目文件8bit即有8位二进制BCD码,全称Binary-CodedDecimal,简称BCD码或者二-十进制代码利用四位二进制(0000-1111)16个中选择10个作为十进制0-9;常见的BCD码是8421码本项目使用两组BCD码(每组4bit,共8bit,故称为8bitBCD)(高位0-5,低位0-9)组成0-59计数器闲话不多,上代码计数值qout达到60时,cout进位输出
去追远风
·
2024-02-03 13:51
FPGA学习记录
fpga开发
【
FPGA
& Verilog】各种加法器Verilog
1bit半加器adder设计实例moduleadder(cout,sum,a,b);outputcout;outputsum;inputa,b;wirecout,sum;assign{cout,sum}=a+b;endmodule解释说明(1)assign{cout,sum}=a+b是连续性赋值对于线网wire进行赋值,必须以assign或者deassign开始assign[delay]wire_
去追远风
·
2024-02-03 13:18
FPGA学习记录
fpga开发
TCP/IP LWIP
FPGA
笔记
参考资料:正点原子LwIP之网络接口netif(ethernetif.c、netif.c)-CSDN博客IPv4/IPv6、DHCP、网关、路由_ipv6有网关的概念吗-CSDN博客TCP/IPTCP/IP协议中文名为传输控制协议/因特网互联协议,又名网络通讯协议,是Internet最基本的协议、Internet国际互联网络的基础,由网络层的IP协议和传输层的TCP协议组成。TCP/IP定义了电子
NoNoUnknow
·
2024-02-03 12:39
tcp/ip
网络
服务器
fpga开发
飞腾FT-2000/4处理器+复旦微
FPGA
+国产操作系统解决方案
XM-1203-
FPGA
飞腾定制主板自主可控,国产CPU、BIOS和国产Linux操作系统性能稳定,FT-2000/4处理器功能接口多样化,可扩展性强高度集成,具有丰富的接口和电磁兼容性能.XM-1203
深圳信迈科技DSP+ARM+FPGA
·
2024-02-03 11:52
国产ARM+FPGA
飞腾
FPGA
翼辉
基于国产
FPGA
+ DSP+1553B总线 的大气数据测量装置的设计与实现
本文设计并实现了一种基于
FPGA
和DSP的大气数据测量装置。测量装置包含五个压力传感器及两个温度传感器,可实时获取飞行器表面的压力信号及温度信号。
深圳信迈科技DSP+ARM+FPGA
·
2024-02-03 11:52
国产DSP_FPGA
国产DSP+FPGA
国产飞腾ARM+
FPGA
电力行业 DCS 联合解决方案
联合解决方案概述在火电的发展过程中,随着社会对电力资源需求越来越高,以往较为粗放式的发电已经行不通了,需要更精细化的发电,以达到资源的最大利用。而这种控制都需要靠自动化技术来实现,单纯的人工是达不到这种效果的。作为国家基础建设的重中之重,电力系统可以凭借选用国产控制系统,来提高发电效率和安全性。开发基于自主创新的基于国产飞腾CPU的分散控制系统,可以减少对国外CPU的依赖,提高核心控制设备国产自主
深圳信迈科技DSP+ARM+FPGA
·
2024-02-03 11:51
飞腾+FPGA
fpga开发
vivado 在CSV文件中使用I/O端口列表
在CSV文件中使用I/O端口列表CSV文件CSV文件是
FPGA
和板设计人员用来交换信息的标准文件格式关于设备引脚和引脚。有关详细信息,请参见导入CSV文件和导出I/O引脚和封装数据。
cckkppll
·
2024-02-03 03:24
fpga开发
开发者分享|AMD Vitis™ Libraries Vision L3 Isppipeline U50/ZCU102 流程示例
一.关于AMDVitis™VisionLibraryVitisVision库是一组90多个内核,基于OpenCV计算机视觉库,针对AMD
FPGA
、AMDAIEngine™和AMDSoC进行了优化。
BinaryStarXin
·
2024-02-02 23:12
FPGA技术汇总分享
AMD
Vitis
fpga开发
硬件工程
嵌入式硬件
物联网
单片机
mcu
Linux下PCI设备驱动开发详解(七)
Linux下PCI设备驱动开发详解(七)本章及其以后的几章,我们将通过PCIExpress总线实现CPU和
FPGA
数据通信的简单框架。
北京不北
·
2024-02-02 23:52
PCI设备驱动开发详解
linux
驱动开发
c语言
fpga开发
Linux下PCI设备驱动开发详解(一)
尤其被现在的异构计算GPU/
FPGA
、软硬结合新的方向广泛运用。一、PCI设备和驱动概述应用程序位于用户空间,驱动程序位于内核空间。linux系统规定,用户空间不可以直接调用内核函数,所以必
北京不北
·
2024-02-02 23:51
PCI设备驱动开发详解
linux
驱动开发
vivado 使用SSN分析
因为配电封装
FPGA
中的网络对噪声有不同的响应,这一点很重要了解设计
cckkppll
·
2024-02-02 20:40
fpga开发
集合问题(并查集)
本题链接:登录—专业IT
笔试面试
备考平台_牛客网题目:样例1:输入4592345输出YES0011样例2:输入334124输出NO思路:这道题关键点在于。
Angindem
·
2024-02-02 16:21
算法笔记
算法错题本
算法
7天物联网智能家居
这里写自定义目录标题(一)Day11.学习路线2.基本概念1.什么是ARM2.ARM架构分类3.MCU和MPU4.DSP和
FPGA
总结STM32开发命名规则3嵌入式产品举例1.智能台灯2.智能手环3电视盒子
LOVE DEATH AND ROBOTS
·
2024-02-02 12:19
物联网
智能家居
fpga开发
STM32目录结构
之前一直头疼的32目录,比51复杂,又没有C规律,也不像python脚本文件关联不强,也不像工整的
FPGA
工程,编的时候到处放,爆出的错千奇百怪。短暂整理了一个,还是没有理得很轻。
chinxue2008
·
2024-02-02 12:08
stm32
嵌入式硬件
单片机
[AG32VF407]国产MCU+
FPGA
开发环境Supra及Quartus配置及led
视频讲解[AG32VF407]国产MCU+
FPGA
开发环境Supra及Quartus配置及led控制实验过程需要下载QuartusIIIntel®Quartus®IISubscriptionEditionDesignSoftwareVersion13.1forWindows
LitchiCheng
·
2024-02-02 10:14
fpga
单片机
fpga开发
嵌入式硬件
FPGA
解码MIPI视频:Xilinx Artix7-35T低端
FPGA
,基于MIPI CSI-2 RX Subsystem架构实现,提供工程源码和技术支持
目录1、前言免责声明2、相关方案推荐我这里已有的MIPI编解码方案本方案在XilinxArtix7-100T上解码MIPI视频的应用本方案在XilinxKintex7上解码MIPI视频的应用本方案在XilinxZynq7000上解码MIPI视频的应用本方案在XilinxZynqUltraScale上解码MIPI视频的应用纯VHDL代码解码ov5640-MIPI视频方案3、本MIPICSI2模块性能
9527华安
·
2024-02-02 10:43
FPGA解码MIPI视频专题
菜鸟FPGA图像处理专题
fpga开发
音视频
MIPI
图像处理
CSI
FPGA
高端项目:Xilinx Zynq7020系列
FPGA
多路视频缩放拼接 工程解决方案 提供4套工程源码+技术支持
目录1、前言版本更新说明给读者的一封信
FPGA
就业高端项目培训计划免责声明2、相关方案推荐我这里已有的
FPGA
图像缩放方案我已有的
FPGA
视频拼接叠加融合方案本方案的XilinxKintex7系列
FPGA
9527华安
·
2024-02-02 10:42
FPGA视频拼接叠加融合
FPGA图像缩放
菜鸟FPGA图像处理专题
fpga开发
音视频
图像缩放
视频拼接
zynq7020
Xilinx
FPGA
中的fast corner和slow corner是什么?
作者:张大侠,文章来源:微信公众号在
FPGA
的时序分析页面,我们经常会看到MaxatSlowProcessCorner和MinatFastProcessCorner,具体是什么含义呢?
catshit322
·
2024-02-02 03:52
FPGA
硬件
RT1052和Spartan7
fpga开发
提高FlexSPI接口与
FPGA
接口通信速度方法
前言之前的项目中使用RT1052的FlexSPIX8接口与
FPGA
通信成功,但是100MHz的SCLK时钟频率,通信速度只达到了9MB/S左右,通信效率不高。
catshit322
·
2024-02-02 03:52
fpga开发
嵌入式硬件
自学
FPGA
要注意什么?
1.学习习惯问题
FPGA
学习要多练习,多仿真,signaltapII是很好的工具,可以看到每个信号的真实值,建议初学者一定要自己多动手,光看书是没用的。同时自制力也很重要,差的人容易半途而废。
宸极FPGA_IC
·
2024-02-02 02:46
fpga开发
fpga
硬件工程
嵌入式硬件
PCD232A 3BHE022293R0101
FPGA
内部模块划分和数据...的标准操作系统框架,要求所有仪器模块带有配置信息(configurationinformation)和支持标准...ESPU
DCS17750010683
·
2024-02-02 00:19
fpga开发
自动化
机器人
模块测试
驱动开发
PFEA113-65 3BSE050092R65
PFEA113-653BSE050092R65PFEA113-653BSE050092R65PFEA113-653BSE050092R65说话人识别系统中VQ判决模块的
FPGA
实现...后,clr_tag
DCS17750010683
·
2024-02-02 00:19
fpga开发
机器人
自动化
模块测试
驱动开发
PU515A 3BSE032401R1
PU515A3BSE032401R1PU515A3BSE032401R1PU515A3BSE032401R1基于
FPGA
的视频采集与显示模块设计...。
DCS17750010683
·
2024-02-02 00:49
驱动开发
机器人
自动化
模块测试
牛客每日一解
链接:登录—专业IT
笔试面试
备考平台_牛客网来源:牛客网题目描述小红染上了一种病,她说的每个字的结尾都会带上喵(nya)。
沉月照归人
·
2024-02-02 00:06
牛客
c++
算法
数据结构
c++
牛客每日一解
链接:登录—专业IT
笔试面试
备考平台_牛客网来源:牛客网题目描述鸡尾酒的学生丹丹分不清除法和减法,因为他觉得两种运算都是将一个数字变小,所以都差不多。
沉月照归人
·
2024-02-02 00:36
牛客
c++
算法
c++
数据结构
每日牛客一解
链接:登录—专业IT
笔试面试
备考平台_牛客网来源:牛客网题目描述清明节到了,由于你仍然孑然一身,所以你打算去种树,你面前一共有n棵树排成一排,从左到右编号为1,2,3,⋯ 定义两棵树u,v的距离为|u-v
沉月照归人
·
2024-02-02 00:36
牛客
c++
算法
c++
数据结构
牛客每日一解
第一题链接:登录—专业IT
笔试面试
备考平台_牛客网来源:牛客网请回答出“集美大学最菜的人是谁?”这个问题的答案。这道题答案是众所周知的。你只需要输出“贝贝是集美大学最菜的人”这句话的全拼,出题人
沉月照归人
·
2024-02-02 00:05
牛客
c++
c++
每日牛客一解
链接:登录—专业IT
笔试面试
备考平台_牛客网来源:牛客网题目描述阿宁喜欢吃柠檬。已知每个柠檬酸度可能是1到a,甜度可能是0到b。现在阿宁有n个柠檬,她要全部吃掉,会获得一定的快乐值。
沉月照归人
·
2024-02-02 00:02
牛客
c++
算法
数据结构
c++
牛客——字符串(尺取法与滑动窗口)
链接:登录—专业IT
笔试面试
备考平台_牛客网来源:牛客网题目描述小N现在有一个字符串S。他把这这个字符串的所有子串都挑了出来。一个S的子串T是合法的,当且仅当T中包含了所有的小写字母。
swoows
·
2024-02-01 22:54
算法
尺取法
牛客——二分(差分数组前缀和)
链接:登录—专业IT
笔试面试
备考平台_牛客网来源:牛客网题目描述我们刚刚学了二分查找——所谓二分查找就是在一堆有序数里找某个符合要求的数。
swoows
·
2024-02-01 22:24
算法
差分数组前缀和
牛客——丢手绢(尺取法)
链接:登录—专业IT
笔试面试
备考平台_牛客网来源:牛客网题目描述“丢~丢~丢手绢,轻轻地放在小朋友的后面,大家不要告诉她,快点快点抓住她,快点快点抓住她。”
swoows
·
2024-02-01 22:52
算法
尺取法
e
FPGA
设计开源框架 FABulous 系列(二)Fabric建模语法解析
我是雪天鱼,一名
FPGA
爱好者,研究方向是
FPGA
架构探索。关注公众号【集成电路设计教程】,拉你进“IC设计交流群”。
雪天鱼
·
2024-02-01 22:34
数据结构与算法初阶刷题篇1:线性表—单链表OJ面试题训练
在《数据结构与算法篇初阶3:线性表—链表相关知识点讲解》中,为大家详细讲解了线性表中的单链表相关知识,这一讲主要承接单链表的内容进行针对性的
笔试面试
OJ刷题训练,带领读者了解单链表的应用场景及应用特征。
King_lm_Guard
·
2024-02-01 21:02
数据结构与算法
算法
数据结构
链表
c++
c语言
详解全排列
全排列在
笔试面试
中很热门,因为它难度适中,既可以考察递归实现,又能进一步考察非递归的实现,便于区分出考生的水平。所以在百度和迅雷的校园招聘中都会考到。。
宋曦
·
2024-02-01 15:56
算法
牛客——中位数图(连续子数组和二维前缀和)
链接:登录—专业IT
笔试面试
备考平台_牛客网来源:牛客网题目描述给出1~n的一个排列,统计该排列有多少个长度为奇数的连续子序列的中位数是b。中位数是指把所有元素从小到大排列后,位于中间的数。
swoows
·
2024-02-01 11:13
算法
连续子数组
二维前缀和
Verilog双边沿采样触发器 HDLBitDualedge
见此博文
FPGA
中如何实现
闲庭信步sss
·
2024-02-01 10:51
数字ic
HDLBit练习
verilog
【AG32VF407】国产MCU+
FPGA
,更新官方固件解决8Mhz内部晶振不准,Verilog实测7.9Mhz!
视频讲解[AG32VF407]国产MCU+
FPGA
,更新官方固件解决8Mhz内部晶振不准,Verilog实测7.9Mhz!
LitchiCheng
·
2024-02-01 10:51
fpga
fpga开发
单片机
嵌入式硬件
Verilog实现上升、下降沿检测
FPGA
Verilog实现上升、下降沿检测源文件`timescale1ns/1psmoduletop(inputclk,//时钟信号inputrst_n,//复位信号,低电平有效inputsignal//待检测信号);wireposedge_get;//检测到上升沿标志wirenegedge_get;//检测到下降沿标志regsignal_buff_1;//输入数据缓冲1regsignal_buff_2;
四臂西瓜
·
2024-02-01 10:19
FPGA
fpga开发
verilog
上升沿
下降沿
【AG32VF407】国产MCU+
FPGA
Verilog双边沿检测输出方波
视频讲解[AG32VF407]国产MCU+
FPGA
Verilog双边沿检测输出方波实验过程本次使用使用AG32VF407开发板中的
FPGA
,使用双clk的双边沿进行检测,同步输出方波同时可以根据输出的方波检测
LitchiCheng
·
2024-02-01 10:18
fpga
fpga开发
单片机
嵌入式硬件
FPGA
高端项目:Xilinx Artix7系列
FPGA
多路视频缩放拼接 工程解决方案 提供4套工程源码+技术支持
目录1、前言版本更新说明给读者的一封信
FPGA
就业高端项目培训计划免责声明2、相关方案推荐我这里已有的
FPGA
图像缩放方案我已有的
FPGA
视频拼接叠加融合方案本方案的XilinxKintex7系列
FPGA
9527华安
·
2024-02-01 10:58
FPGA图像缩放
FPGA视频拼接叠加融合
菜鸟FPGA图像处理专题
fpga开发
音视频
图像处理
图像缩放
Xilinx
Artix7
相片修复框架-G
FPGA
N
一G
FPGA
N介绍G
FPGA
N是一个由腾讯ARC团队开发的用于人脸图像生成和优化的GAN模型。
qyhua
·
2024-02-01 10:58
人工智能
计算机视觉
【 USRP 相控阵】X波段相控阵开发平台用户指南
FMCA-EBZAD9081MxFEEvaluationBoard,https://www.analog.com/eval-ad9081AD9081的全功能评估板使用ACE软件进行控制的PC软件HMC7044的板载时钟用于管理套件和
FPGA
东枫科技
·
2024-02-01 09:51
USRP
指南
fpga开发
FPGA
OFDM
SDR
USRP
上一页
4
5
6
7
8
9
10
11
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他