E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA系统优化
【risc-v】易灵思efinix
FPGA
riscv嵌入式软件源码分享
系列文章目录分享一些
fpga
内使用riscv软核的经验，共大家参考。后续内容比较多，会做成一个系列。
神仙约架
·
2023-12-05 23:59
efinix
fpga开发
risc-v
易灵思
efinix
【Intel/Altera】 全系列
FPGA
最新汇总说明，持续更新中
前言2023年11月14日英特尔
FPGA
中国技术日，Intel刚发布了新的
FPGA
系列，官网信息太多，我这里结合以前的信息，简单汇总更新一下，方便大家快速了解Intel/Altera
FPGA
家族。
神仙约架
·
2023-12-05 23:59
INTEL（ALTERA）
FPGA
fpga开发
INTEL
Altera
Vivado时序收敛技术（一） Baseline基础理论
FPGA
Times如何知道该约束哪些时钟？ 使用report_clock_networks指令或使用约束向导来查看有哪些主时钟需要约束和输入的主时钟是否被约束。report_clock
yundanfengqing_nuc
·
2023-12-05 21:56
FPGA
Vivado时序分析概念setup time, hold time
Vivado时序分析概念setuptime,holdtimereferenceWhatisSetupandholdtimeinan
FPGA
?
dengyindai1024
·
2023-12-05 21:54
用
FPGA
实现四通道、全频率 GNSS RF 接收器-用于卫星的精确定位
用
FPGA
实现四通道、全频率GNSSRF接收器-用于卫星的精确定位概念全球导航卫星系统（英文：GlobalNavigationSatelliteSystem，GNSS），又称全球卫星导航系统，是能在地球表面或近地空间的任何地点为用户提供全天候的
OpenFPGA
·
2023-12-05 11:59
fpga开发
从合成需求分解
FPGA
性能的核算实例
从合成性能需求：带宽、采样速率、
FPGA
时钟速率、通道数量、波束数量、缓存时间，推算
FPGA
计算资源、传输带宽以及内存容量的一个简要核算实例。提供了需要考虑的因素及核算方法。
CyberInversion
·
2023-12-05 10:54
fpga开发
算法
matlab
FPGA
_单引脚输入输出-三态
FPGA
_单引脚输入输出-三态以常见的I2C协议通讯方式讲解，SDA线既可以接收数据也可以发送数据，I2C发送写控制命令，在空闲状态时，我们给I2C数据方向控制（sda_dir）信号赋值高电平，将sda
自小吃多
·
2023-12-05 09:48
FPGA
fpga开发
笔记
易灵思
FPGA
烧写EFINIX 芯片下载使用步骤
易灵思
FPGA
烧写EFINIX芯片步骤下面介绍在易灵思软件和下载器驱动都安好后，如何进行程序下载的使用步骤。1.首先把支持易灵思下载的下载器USB线连接好电脑，且电脑识别到正确的驱动。
rui22
·
2023-12-05 09:16
软件使用
fpga开发
易灵思下载器EFINIX
FPGA
高速JTAG编程线USB仿真器驱动安装详细使用步骤
易灵思EFINIXUSB下载器驱动安装详细步骤易灵思EFINX是优秀的国产
FPGA
公司之一，下面是下载器的驱动安装详细步骤。如果不会使用可以跟着步骤操作即可。
rui22
·
2023-12-05 09:46
驱动安装
fpga开发
安路Anlogic
FPGA
下载器的驱动安装教程
安路
FPGA
下载器驱动安装教程安路
FPGA
下载器：EN-ALC10,是一款高性能
FPGA
下载线（编程器），支持安路的开发软件TDS和全系列
FPGA
芯片下载编程，支持全速USB2.0与电脑进行数据通信，通过
rui22
·
2023-12-05 09:09
驱动安装
软件使用
fpga开发
【【
FPGA
之 MicroBlaze 自定义IP核 之 呼吸灯实验】】
FPGA
之MicroBlaze自定义IP核之呼吸灯实验通过创建和封装IP向导的方式来自定义IP核，支持将当前工程、工程中的模块或者指定文件目录封装成IP核，当然也可以创建一个带有AXI4接口的IP核，用于
ZxsLoves
·
2023-12-04 19:21
FPGA学习
fpga开发
tcp/ip
网络协议
FPGA
学习笔记【封装自定义IP核】
AXI接口的自定义IP核为了更方便地使用外部接口驱动或进行系统级的设计时，可以考虑将RTL设计打包制作成自定义的IP核，Vivado会自动生成相关的IP核接口；或者为了在ZYNQ中使用AXI总线将硬核与
FPGA
内 鬼
·
2023-12-04 19:19
FPGA
嵌入式
fpga
Xilinx
Vivado
【软件分享】脱离Vivado建立单独仿真环境软件
原创网络交换
FPGA
,网址：https://www.eet-china.com/mp/a251158.html在进行
FPGA
项目开发时，经常需要使用第三方仿真工具进行仿真，如果每次都需要从Vivado调用第三方仿真工具则会比较麻烦
喵喵苗
·
2023-12-04 16:14
fpga开发
【Altera】Cyclone10
FPGA
DDR3使用
DDRIP核配置调试及遇到的问题读写仲裁时序问题1.拉高read后，wait一直没反应问题2.DDR校正不过的一个可能性延伸学习开发板Intel官方提供c10的开发套件：Intel®Cyclone®10GX
FPGA
DevelopmentKit
神仙约架
·
2023-12-04 15:14
INTEL（ALTERA）
FPGA
fpga开发
fpga
-mif文件生成
要存储断电保存的数据时，就涉及到ROM数据存储，在
fpga
中，涉及到的相关格式有*.hex，*.mif，*.coe。
ethanismyname
·
2023-12-04 15:14
FPGA
fpga
mif
查表
正弦查表
分享几个电视颜色测试图形卡
介绍本文分享几个常见的电视颜色测试图形卡和一段matlab程序，完成JPG转
FPGA
烧写文件，便于把彩色图片预装载到
FPGA
内。电视颜色测试图形卡一种专业检测电视显示效果的工具。
神仙约架
·
2023-12-04 15:44
电视
fpga
rom 初始化文件的一些心得
目录可能遇到的问题问题解决方案rom的初始化用途文件类型如何生成初始化文件示例AlteraXilinx可能遇到的问题问题altera
FPGA
的rom找不到初始化文件，编译过程会提示类似的问题Error(
神仙约架
·
2023-12-04 15:43
学习
fpga开发
FPGA
项目（9）——基于
FPGA
的交通灯设计
首先，简要阐述一下本次设计所实现的基本功能。系统输入两组时钟，一个是50M时钟，一个是1HZ时钟，另外，系统还有一个复位信号，一个拨码开关信号。输出两组LED灯，分别表示东西方向、南北方向的红绿灯。每组灯为6位宽，表示各个方向的红、黄、绿灯。示意图如下所示：要实现：东西方向红灯亮，南北方向绿灯亮，保持35S；东西方向红灯亮，南北方向黄灯亮，保持5S；东西方向绿灯亮，南北方向红灯亮，维持35S；东西
嵌入式小李
·
2023-12-04 14:20
fpga开发
嵌入式硬件
oneApi实现并⾏排序算法
oneAPI的目标是提供一个统一的编程模型，使开发人员能够使用相同的代码在不同类型的硬件上进行并行计算，包括CPU、GPU、
FPGA
和其他加速器。
think-weige
·
2023-12-04 12:51
排序算法
oneapi
算法
FPGA
UltraScale GTH 全网最细讲解，aurora 8b/10b编解码，HDMI视频传输，提供2套工程源码和技术支持
目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、详细设计方案设计框图视频源选择ADV7611解码芯片配置及采集动态彩条视频数据组包UltraScaleGTH全网最细解读UltraScaleGTH基本结构参考时钟的选择和分配UltraScaleGTH发送和接收处理流程UltraScaleGTH发送接口UltraScaleGTH接收接口UltraScaleGTHIP核调用和使用数据对齐视频
9527华安
·
2023-12-04 09:14
FPGA
GT
高速接口
菜鸟FPGA图像处理专题
fpga开发
音视频
UltraScale
GTH
高速接口
aurora
8b/10b
【硬件学习之路】
而我的工作岗位是助理工程师，主要是学习绘制原理图，板上测试，
FPGA
代码的调试等。
HIHTMYATBA
·
2023-12-04 07:21
学习
fpga开发
硬件工程
【开发工具】分享一下我PC上装的
FPGA
工程师开发工具
目录前言1.Xilinx2.Altera3.Efinix4.Lattice二、仿真工具三、科研工具四、辅助工具1.硬件开发2.软件开发3.效率工具总结有喜欢
FPGA
开发的同学可以关注我一下，这里会经常分享一些
神仙约架
·
2023-12-04 06:48
学习
fpga开发
【risc-v】易灵思efinix
FPGA
sapphire_soc IP配置参数分享
系列文章目录分享一些
fpga
内使用riscv软核的经验，共大家参考。后续内容比较多，会做成一个系列。
神仙约架
·
2023-12-04 06:48
riscv
efinix
fpga开发
risc-v
【BUG】ERROR Place 1115 Unroutable Placement
项目场景：使用Xilinx
FPGA
时遇到下面的这个问题ERROR:Place:1115-UnroutablePlacement!
神仙约架
·
2023-12-04 06:48
xilinx
fpga开发
bug
【risc-v】易灵思efinix
FPGA
riscv 时钟配置的一些总结
系列文章目录分享一些
fpga
内使用riscv软核的经验，共大家参考。后续内容比较多，会做成一个系列。
神仙约架
·
2023-12-04 06:44
riscv
risc-v
富贵险中求：1月21日股票推荐
富贵险中求：1月21日股票推荐603398邦宝益智【投资机会】国产宇航级
FPGA
芯片亮相：据媒体报道，北京微电子技术研究所日前成功研制出国内首个自主可控的宇航用千万门级高性能高可靠
FPGA
(现场可编程门阵列
股海海风
·
2023-12-04 05:03
linux tsn网络,openTSN
一、OpenTSN简介OpenTSN是基于FAST架构设计的TSN集成验证环境，主要设计目标包括：(1)基于
FPGA
实现支持802.1AS、802.1Qbv，802.1Qch，802.1Qci等TSN核心功能的交换机原型
项木咄
·
2023-12-04 00:54
linux
tsn网络
Open TSN 3.2之TSNSwitch3.2内部TSS模块
FPGA
代码笔记（一）
一.TSS(TimingSensitiveSwitch，时间敏感交换)模块总体介绍整个架构划分为五大部分逻辑：网络输入处理逻辑、网络输出处理逻辑、控制输入处理、控制输出处理以及内部处理逻辑。二.网络输入处理逻辑详解网络输入处理逻辑主要包括：NRX(网络接收)模块,FPA(帧解析)模块,IBI(输入缓存接口)模块这三部分。内部组成框图和代码RTL视图如下1.网络输入处理之NRX(NetworkRX，
汤圆好吃
·
2023-12-04 00:51
Open
tsn
时间敏感网络
Open
tsn3.2
笔记
fpga
网络
网络协议
加密挖矿、AI发展刺激算力需求激增！去中心化算力时代已来临！
行业对算力的真实需求，也极大推动了芯片厂商的发展，矿机芯片经历了CPU、GPU、
FPGA
、ASIC等发展阶段。在PoW共识机制的大背景下，算力的付出为链的安全性提供保障。
链科天下
·
2023-12-03 10:36
区块链
使用 DMA 在
FPGA
中的 HDL 和嵌入式 C 之间传输数据
使用DMA在
FPGA
中的HDL和嵌入式C之间传输数据该项目介绍了如何在PL中的HDL与
FPGA
中的处理器上运行的嵌入式C之间传输数据的基本结构。
OpenFPGA
·
2023-12-03 05:52
fpga开发
c语言
开发语言
win10内存占用率过高怎么办_win10系统终极优化
本文设计的所有工具都可以在这个网站找到工具包下载有不明白的地方,欢迎随时进行咨询,包括计算机组装、硬件选购、
系统优化
等问题1.关闭WindowsUpdate更新服务，这个服务只要开着,会占用系统资源会特别大
weixin_39752788
·
2023-12-03 00:13
win10内存占用率过高怎么办
win10设置虚拟内存
FPGA
学习之Verilog语言入门指导（嵌入式）
FPGA
学习之Verilog语言入门指导（嵌入式）Verilog是一种硬件描述语言（HDL），广泛用于
FPGA
（可编程逻辑器件）的设计和开发。
技术无限探索
·
2023-12-02 22:57
fpga开发
学习
嵌入式
FPGA
系列：1、
FPGA
/verilog源代码保护：基于Quartus13.1平台保护verilog源码发给第三方但不泄露源码
catlog需求具体步骤工程描述去掉相关调试文件切换顶层模块并导出相应模块为网表文件切换回原顶层模块并添加相应保护模块的qxp文件再次编译工程注意事项parameter参数参考：需求有时需要将源码交付给第三方，但是源码中部分模块涉及到的核心代码无法暴漏给第三方。因此，我们需要一种能够让第三方拿到源码对部分参数进行修改、但同时又无法触及到核心代码的代码保护方法。本文结合部分资料，给出了如何将quar
天城寺电子
·
2023-12-02 18:08
FPGA
fpga开发
【三哥说技术】第一集 从小白到高手课程安排和介绍硬件、嵌入式软件、app、云平台、
FPGA
以及AI人工智能
【三哥说技术】第一集从小白到高手课程安排和介绍包括硬件、嵌入式软件、app、云平台、
FPGA
以及AI人工智能【三哥说技术】第一集从小白到高手课程安排和介绍，课程包括硬件、嵌入式软件、app、云平台、
FPGA
柔贝特三哥
·
2023-12-02 16:09
机器人及相关
uni-app
stm32
嵌入式硬件
物联网
fpga开发
arm开发
硬件工程
GoWin
FPGA
--- startup2
clockClickTools\IPCoreGenerator\rPLL,andopentheconfigurefile原语forClock双击选项，生产对应的代码，Copy到制定的地点。右侧有对应的说明文件
Kent Gu
·
2023-12-02 09:25
FPGA
其他
【数字图像处理】边缘检测
本文主要介绍数字图像边缘检测的基本原理，并记录在紫光同创PGL22G
FPGA
平台的布署与实现过程。
洋洋Young
·
2023-12-02 09:55
【FPGA
数字图像处理】
fpga开发
数字图像处理
紫光同创
FPGA
纯verilog实现 LZMA 数据压缩，提供工程源码和技术支持
FPGA
纯verilog实现LZMA数据压缩，提供工程源码和技术支持目录1、前言2、我这儿已有的
FPGA
压缩算法方案3、
FPGA
LZMA数据压缩功能和性能4、
FPGA
LZMA数据压缩设计方案输入输出接口描述数据处理流程
hexiaoyan827
·
2023-12-02 09:21
fpga开发
高速信号处理
LZMA
数据压缩
FPGA压缩算法方案
加速计算
北邮22级信通院数电：Verilog-
FPGA
（12）第十二周实验（2）彩虹呼吸灯
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分二.管脚分配三.实验效果一.代码部分rainbow_breathing_light.vmodulepwm(input[7:0]duty,inputclk,outputregout);reg[7:
青山入墨雨如画
·
2023-12-02 09:51
北邮22级信通院数电实验
fpga开发
FPGA
时序分析与时序约束（一）
而
FPGA
内部也有着非常丰富的可配置的布线资源，能够让位于不同位置的逻辑资源块、时钟处理单元、BLOCKRAM、DSP和接口模块等资源能够相互通信，完成所需功能。
STATEABC
·
2023-12-02 09:50
#
FPGA时序分析与约束
fpga开发
Verilog
时序分析
时序约束
北邮22级信通院数电：Verilog-
FPGA
（12）第十二周实验（1）设计一个汽车尾灯自动控制系统
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.题目要求二.代码部分2.1car_system.v2.2divide.v三.管脚分配四.实现效果一.题目要求设计一个汽车尾灯自动控制系统，要求根据汽车行驶状态自动控制汽车尾灯：直行：尾灯不亮；右转：右侧
青山入墨雨如画
·
2023-12-02 09:49
北邮22级信通院数电实验
fpga开发
【解决win10 64位系统下ISE14.7闪退问题】
【解决win1064位系统下ISE14.7闪退问题】在
FPGA
开发中，使用XilinxISE设计工具可以快速进行开发。但是在使用win1064位系统下的ISE14.7版本时，可能会遇到闪退的问题。
星光璀抱
·
2023-12-02 01:19
python
开发语言
matlab
【【
FPGA
中断的介绍附上 上个MicroBlaze 代码的解析】】
FPGA
中断的介绍附上上个MicroBlaze代码的解析我们先附带上上一节MicroBlaze的blockdesign结构和代码本次实验参考自正点原子达芬奇开发板MicroBlaze开发我们可以看出我们圈画了一个中断控制器
ZxsLoves
·
2023-12-01 16:40
FPGA学习
fpga开发
【【
FPGA
之Micro Blaze的串口中断实验】】
FPGA
之MicroBlaze的串口中断实验我们在使用MicroBlaze进行嵌入式系统设计的时候，通常会用到AXIUartliteIP核与外部设备通信。
ZxsLoves
·
2023-12-01 16:40
FPGA学习
fpga开发
单片机
嵌入式硬件
【【
FPGA
的 MicroBlaze 的 介绍与使用 】】
FPGA
的MicroBlaze的介绍与使用可编程片上系统（SOPC）的设计在进行系统设计时，倘若系统非常复杂，采用传统
FPGA
单独用Verilog/VHDL语言进行开发的方式，工作量无疑是巨大的，这时调用
ZxsLoves
·
2023-12-01 16:30
FPGA学习
fpga开发
FPGA
串口接收解帧、并逐帧发送有效数据——1
FPGA
串口接收解帧、并逐帧发送有效数据工程实现的功能：
FPGA
串口接收到串口调试助手发来的数据，将其数据解帧。
灵风_Brend
·
2023-12-01 13:37
ZYNQ&FPGA实例
fpga开发
信息与通信
FPGA
架构和应用基础知识
FPGA
代表现场可编程门阵列，它是一种半导体逻辑芯片，可编程成几乎任何类型的系统或数字电路，类似于PLD。PLD仅限于数百个门，但
FPGA
支持数千个门。
EDA365电子论坛
·
2023-12-01 13:07
fpga
FPGA
架构
硬件设计
硬件
AI时代
FPGA
厂商与
FPGA
工程师该如何转型？
在嵌入式系统研发领域，随着产品AI化升级进程，原先设计常规数字系统的
FPGA
硬件工程师和系统软件设计师们都不得不面临技术转型的问题。
喜欢打酱油的老鸟
·
2023-12-01 13:06
人工智能
AI时代
FPGA
转型
Achronix的
FPGA
技术可优化用于工业4.0及5.0的人工智能（WP027）
简介在过去三百年间，工业领域取得了长足的进步。机器设备最初于18世纪问世，主要以水和蒸汽为动力，并引发了18世纪末的工业革命（通常被称为工业1.0）。尽管流水组装线的概念可以追溯到中国古代的青花瓷制作，但直到19世纪末，亨利·福特才设立了第一条电动流水线，形成了工业2.0的框架。自动化和计算机技术于1960年代末期开始崭露头角，并构成了工业3.0的雏形，为如今驱动着工业4.0的自动化、人工智能（A
电子科技圈
·
2023-12-01 13:35
Achronix
人工智能
fpga开发
Achronix帮助用户基于Speedcore e
FPGA
IP来构建Chiplet
中国上海，2023年8月——高性能
FPGA
芯片和嵌入式
FPGA
IP（e
FPGA
IP）领域内的先锋企业Achronix半导体公司日前宣布：为帮助用户利用先进的Speedcoree
FPGA
IP来构建先进的chiplet
电子科技圈
·
2023-12-01 13:35
tcp/ip
fpga开发
网络协议
FPGA
芯片厂商
FPGA
芯片厂商1）引言给
FPGA
一个支点，它可以撬动整个数字逻辑。
宁静致远future
·
2023-12-01 13:34
FPGA铁杵磨针
上一页
22
23
24
25
26
27
28
29
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他