FPGA选型第10页

基于FPGA的高效除法器

FPGA可以通过除号直接实现除法，但是当除数或被除数位宽较大时，计算会变得缓慢，导致时序约束不能通过。此时可以通过在除法IP中加入流水线来提高最大时钟频率，这种方式提高时钟频率也很有限。

电路_fpga·2024-02-05 05:20

2024年阿里云、腾讯云、华为云、LightNode、硅云服务器如何选？怎么买最划算？[最新价格表]

如何选型？相信这些问题不仅仅困扰着我，电脑对端的你也是吧。本人最近宵衣旰食，不眠不休，终于整理了一份超全的云服务器大全，不说全网第一吧，也算是业界良心了！

luobobiji·2024-02-05 04:10

FPGA学习笔记_Quartus II_In system sources and probes editor(ISSP)调试工具的使用

FPGA学习笔记QuartusIIprimeStandardEdition—Insystemsourcesandprobeseditor(ISSP)调试工具的使用QuartusII的老版本跟新版本的Insystemsourcesandprobeseditor

GloriaHuo·2024-02-05 01:47

Quartus IP学习之ISSP（In-System Sources & Probes）

一、ISSPIP概要：ISSP：In-SystemSources&ProbesIntelFPGAIP作用：分为In-SystemSources与In-SystemProbesn-SystemSources

GBXLUO·2024-02-05 01:45

【工作周志】240108-240114

A：https://www.cnblogs.com/lazypigwhy/p/10450406.htmlFPGA通过CPU远程升级方案_bitstream.config.timer_cfg-CSDN博客

茶茶酱和FPGA·2024-02-04 22:23

AI换脸

vd_source=faa4615f3c71b2b526ed2b1f48a70b2c特征易于使用的渐变图形用户界面支持图片、视频、目录输入达成场景特定（人脸识别）视频工具修剪人脸增强器（GFPGAN、

小乔与周瑜·2024-02-04 21:09

Vue前端框架选型论证

Vue前端框架选型论证文章目录Vue前端框架选型论证1.前端框架的演变1.1前端框架的演变历史1.2web1.0时代1.3后端MVC时代1.4前端MVC时代1.5MVP时代1.6MVVM时代2.前端框架的演变总结

秋枫落落·2024-02-04 18:17

rfid测试软件,采用软件定义无线电开发RFID测试平台

"FPGA的优势加上实时信号处理功能，有助于提高测试速度。同时，FPGA编程的灵活性可以快速响应新协议的测试需求。"

解忧小巫仙·2024-02-04 16:33

NI PXIe-5644R矢量信号收发器硬件架构

http://xilinx.eetrend.com/article/7471随着NIPXIe-5644R向量信号收发器(VST)的诞生，NI通过将用户可编程FPGA的灵活性引入RF仪器中，重塑了仪器的概念

a340421·2024-02-04 15:32

PXIe-5842第三代PXI矢量信号收发器简介

VST将RF信号发生器、RF信号分析仪和功能强大的FPGA集成在单个PXI模块上。PXIe-5842VST是首款提供30MHz到26.5GHz连续频率覆盖范围的VST。

东枫科技·2024-02-04 15:30

#Verilog FPGA实现乐曲演奏电路

FPGA实现乐曲演奏电路音符对照表原理图代码实现音符对照表音名频率(Hz)半周期(us)12MHz分频系数音名频率(Hz)半周期(us)12MHz分频系数音名频率(Hz)半周期(us)12MHz分频系数低音

tz+·2024-02-04 15:45

自定义小系统的HDL设计与FPGA板级调试——乐曲演奏电路设计

作者：Saint掘金：https://juejin.im/user/5aa1f89b6fb9a028bb18966a微博：https://weibo.com/5458277467/profile?topnav=1&wvr=6&is_all=1GitHub：github.com/saint-000CSDN:https://me.csdn.net/qq_40531974自定义小系统的HDL设计与FPG

Saint-000·2024-02-04 15:45

FPGA项目（16）——基于FPGA的音乐演奏电路

1.设计要求能在实验箱上，循环播放一段音乐。（需要源码的直接看最后一节）2.设计原理组成乐曲的每个音符的发音频率值及其持续的时间是乐曲能连续演奏所需要的两个基本要素，问题是如何来获取这两个要素所对应的数值以及通过纯硬件的手段来利用这些数值实现乐曲的演奏果。如图1所示为乐曲硬件演奏的电路原理图。其中counter_1为地址发生器，music为音符数据产生器，decoder_1为初始值设置译码器，dv

嵌入式小李·2024-02-04 15:14

基于FPGA的PCIe接口设计---01_PCIe基本概念

关于基于FPGA的PCIe接口设计，我规划分3篇来阐述。第一篇：介绍PCIe的基本概念；第二篇：以xilinx提供的例程PIO为

攻城狮Bell·2024-02-04 14:36

FPGA学习-PCIe基本概念

点击上方蓝字关注我们1.PCIE总线概述1.1PCIE总线的发展历史PCIE总线技术，也叫计算机内部总线技术”PeripheralComponentInterconnect”,即外围组件互联，其前身是PCI总线，但PCI总线真正应用是随着Intel的Pentium处理器诞生而开始的，在1994年的时候，以绝对的优势，战胜了VESA总线，成为了当时的标准，从此，几乎所有的外围设备，从硬盘控制器到声卡

Hack电子·2024-02-04 14:35

FPGA项目（15）——基于FPGA的DDS信号发生器

嵌入式小李·2024-02-04 14:04

高级FPGA开发之基础协议PCIe

基础协议之PCIe部分一、TLP包的包头在PCIe的系统中，tlp包的包头的结构有许多部分是相似的，通过掌握这些常规的包头，能帮助理解在PCIe总线上各个设备之间如何进行数据的收发。通用的字段通用字段作用Fmt决定了包头是3DW还是3DW，tlp包是否包含数据type决定tlp包的类型，比如Mrd、Mwr、Cfg、Msg、Cpl、CpldTCtrafficclass，用于决定tlp包处理的优先级，

北京不北·2024-02-04 14:34

【FPGA原型验证】FPGA 技术：芯片和工具

FPGA技术：芯片和工具3.1.当今的FPGA器件技术3.1.1.Virtex®-6系列：最新FPGA的范例3.1.2.FPGA逻辑块3.1.3.FPGA存储器：LUT存储器和块存储器3.1.4.FPGADSP

Hcoco_me·2024-02-04 12:53

【Soc级系统防御】基于IP的SoC设计中的安全问题

文章目录Perface硬件知识产权（IP）基于IP的SoC设计中的安全问题硬件木马攻击攻击模式知识产权盗版和过度生产攻击模式逆向工程集成电路逆向工程示例Fpga的安全问题FPGA预演基于FPGA的系统的生命周期实体生命周期对

Hcoco_me·2024-02-04 12:18

LabVIEW电能质量监测系统

采用LabVIEW软件开发了一套高效的电能质量监测系统，该系统主要针对潜油电泵这一特定应用场景，通过现场可编程门阵列(FPGA)技术实现电压、电流等参数的实时数据采集，并对数据进行深入分析，最终

LabVIEW开发·2024-02-04 11:09

前端工程化-webpack/cli工具

前端工程化是指将前端开发的流程规范化，标准化，包括开发流程，技术选型，代码规范，构建发布等，用于提升前端开发工程师的开发效率和代码质量。

wanglu的博客·2024-02-04 10:04

XC-13 在线学习HLS

文章目录在线学习需求分析需求描述视频点播解决方案流媒体点播方案视屏编码视频编码格式FFmpeg的基本使用生成m3u8/ts文件码率的设置播放器技术选型下载video.js搭建媒体服务器Nginx媒体服务器媒体服务器代理测试

刘广瀚·2024-02-04 08:41

FPGA图像处理（一）腐蚀和膨胀算法之基本概念

一、腐蚀算法腐蚀缩小或者细化了二值化图像中的物体腐蚀可以看成形态学滤波操作，这种操作将小于结构元的图像细节从图像中滤除二·、膨胀算法三、开操作和闭操作开操作：先腐蚀、后膨胀平滑物体的轮廓，断开较窄的狭颈，并消除细小的突出物闭操作：先膨胀，后腐蚀平滑物体的轮廓。弥合较窄的间断和细长的沟壑，消除小的孔洞，填补轮廓线中的断裂。

悲喜自渡721·2024-02-04 07:50

100T数据存进服务器分几步？

技术选型。容灾处理。另外，文末赠送免费定制红包封面哦！1.容量评估通过对容量&性能的评估，可以把业务需求转化成技术语言描述。

豆小匠·2024-02-04 06:20

三大工作流引擎技术Activiti、Camunda、Flowable选型指南

本博客将从技术原理、易用性、功能以及其他选型参数等方面，为您详细解析这三个引擎的特点，帮助您做出明智的技术选型。一、技术发展史Activiti、Camunda、Flow

地瓜伯伯·2024-02-04 01:13

【INTEL（内部错误：子系统：CCLK，文件：/quartus/periph/cclk/cclk_gen7_utilities.cpp，未在只读原子pr_part上设置全局标志（iterm 错误）

说明由于英特尔®Quartus®Prime专业版软件23.2中存在一个问题，在PR角色实现修订期间，在针对IntelAgilex®7F/I系列FPGA设备进行编译期间，您在部分重配置（PR）区域中对M20K

神仙约架·2024-02-03 22:52

【FPGA】高云FPGA之IP核的使用-＞PLL锁相环

FPGA开发流程1、设计定义2、设计输入3、分析和综合4、功能仿真5、布局布线6、时序仿真7、IO分配以及配置文件（bit流文件）的生成8、配置（烧录）FPGA9、在线调试1、设计定义使用高云内置IP核实现多路不同时钟输出输入时钟

凉开水白菜·2024-02-03 22:51

【INTEL（ALTERA）】为什么在 HPS 引导优先模式下使用 hps_auto SOF 文件时 HPS 配置会失败？

解决方法建议不再使用hps_autoSOF文件，请遵循最新的SoCFPGA引导使用指南，使用生成的hps.rbf文件通过JTAG配置HPS。

神仙约架·2024-02-03 22:15

企业培训APP：在线教育系统源码开发指南

二、技术选型与架构设计选择合适的技术栈对于企业培训APP的开发

万岳软件开发小城·2024-02-03 20:30

解锁教育系统源码的定制奥秘：企业培训平台开发详解

二、技术选型与开发环境搭建通过使用版本控制系统、集成开发环境（IDE）以及一系列的测试工具，可以有效地提高开发效率，减少后期维护的难度。

万岳软件开发小城·2024-02-03 20:29

重温FPGA设计之bcd加法器verilog实现

1.题目2.源码//*********************************************************************************//ProjectName:BCD_adder//Email:[email protected]//Website:https://home.cnblogs.com/u/hqz68///CreateTime:2019/

芯王国·2024-02-03 13:23

FPGA——verilog实现加法器（详细）

1、半加器首先我们看看半加器的真值表abcoso000101011110由真值表我们可以得到RTL图verilog代码：modulehalf_add(a,b,so,co);//半加器inputa,b;//定义两个输入outputso,co;//so为和值的输出，co为进位数据的输出assignso=a^b;//根据真值表可得so为a，b异或逻辑后的结果assignco=a&b;//根据真值表可得c

逃亡的诗·2024-02-03 13:22

【FPGA & Verilog&Modelsim】 8bitBCD码60计数器

可私信获取整个项目文件8bit即有8位二进制BCD码，全称Binary-CodedDecimal,简称BCD码或者二-十进制代码利用四位二进制（0000-1111）16个中选择10个作为十进制0-9；常见的BCD码是8421码本项目使用两组BCD码（每组4bit，共8bit，故称为8bitBCD）（高位0-5，低位0-9）组成0-59计数器闲话不多，上代码计数值qout达到60时，cout进位输出

去追远风·2024-02-03 13:51

【FPGA & Verilog】各种加法器Verilog

1bit半加器adder设计实例moduleadder(cout,sum,a,b);outputcout;outputsum;inputa,b;wirecout,sum;assign{cout,sum}=a+b;endmodule解释说明（1）assign{cout,sum}=a+b是连续性赋值对于线网wire进行赋值，必须以assign或者deassign开始assign[delay]wire_

去追远风·2024-02-03 13:18

无线测温在线监测系统工作原理与产品选型

摘要：本文首先介绍了无线测温在线监测系统的基本工作原理以及软硬件组成，重点介绍了在线监测的无线测温技术特点。在此研究基础上，探讨了无线测温在线监测系统在实际工作场景中的应用案例，证明了其在温度检测方面的重要应用价值。关键词：无线测温在线监测系统研究0引言伴随经济的快速发展，电力领域也有了很大的进步，人们对电力系统的安全性、可靠性有了较高的要求，因此，电力系统高压传输设备的安全运行工作就显得非常重要

Acrelgq23·2024-02-03 12:44

MCU方案选型和进口替代，点击查看~

一、MCU简介MCU（微控制单元）俗称单片机，可被认为是CPU的缩减版本，把CPU的频率与规格进行缩减处理，并将RAM、ROM、时钟、A/D转换、定时/计数器、UART、DMA等电路单元，甚至包括USB接口、LCD驱动电路都整合在一块芯片之中，形成芯片级的计算机，为各种应用场合提供组合控制。MCU发展历程：（1）1971年，Intel推出包含2300个晶体管的MCS-4微型计算机系统；（2）197

芯智雲城·2024-02-03 12:48

国产车规MCU选型/进口替代，点击查看~

一、汽车电子简介1978年，通用汽车第一次在汽车上引入了包含软件的半导体设备ECU（发动机控制单元），这是MCU和软件第一次出现在汽车上，彻底改变了传统的手动控制发动机的方式。随着汽车上的电子功能逐渐丰富，控制器的数量越来越多，导致整车电子电气系统复杂度越来越高。2000年梅赛德斯奔驰从全局考虑对整车电子电气进行整体设计，2001年诞生了全球首个电子电气（E/E）架构。无论什么类型的汽车电子电控，

芯智雲城·2024-02-03 12:17

逻辑门器件替代选型，点击查看~

技术详情一、逻辑门电路简介数字电路是现代电子技术的核心基础，广泛应用在计算机、通信、控制等领域。数字电路具备电路结构简单，稳定可靠、功耗低的优点，在传输信号时只需传递高/低两个电平值，因此抗干扰能力强，数字电路不仅可以完成数值运算，还能进行逻辑运算和判断。图1：基础逻辑门逻辑门是数字电路的基本组成单元，之所以叫逻辑“门”电路，“门”通常会让我们联想到“打开”和“关闭”两种状态，当某个逻辑关系电路有

芯智雲城·2024-02-03 12:17

TCP/IP LWIP FPGA 笔记

参考资料：正点原子LwIP之网络接口netif（ethernetif.c、netif.c）-CSDN博客IPv4/IPv6、DHCP、网关、路由_ipv6有网关的概念吗-CSDN博客TCP/IPTCP/IP协议中文名为传输控制协议/因特网互联协议，又名网络通讯协议，是Internet最基本的协议、Internet国际互联网络的基础，由网络层的IP协议和传输层的TCP协议组成。TCP/IP定义了电子

NoNoUnknow·2024-02-03 12:39

飞腾FT-2000/4处理器+复旦微FPGA+国产操作系统解决方案

XM-1203-FPGA飞腾定制主板自主可控，国产CPU、BIOS和国产Linux操作系统性能稳定，FT-2000/4处理器功能接口多样化，可扩展性强高度集成，具有丰富的接口和电磁兼容性能.XM-1203

深圳信迈科技DSP+ARM+FPGA·2024-02-03 11:52

基于国产 FPGA + DSP+1553B总线的大气数据测量装置的设计与实现

本文设计并实现了一种基于FPGA和DSP的大气数据测量装置。测量装置包含五个压力传感器及两个温度传感器，可实时获取飞行器表面的压力信号及温度信号。

深圳信迈科技DSP+ARM+FPGA·2024-02-03 11:52

国产飞腾ARM+FPGA电力行业 DCS 联合解决方案

联合解决方案概述在火电的发展过程中，随着社会对电力资源需求越来越高，以往较为粗放式的发电已经行不通了，需要更精细化的发电，以达到资源的最大利用。而这种控制都需要靠自动化技术来实现，单纯的人工是达不到这种效果的。作为国家基础建设的重中之重，电力系统可以凭借选用国产控制系统，来提高发电效率和安全性。开发基于自主创新的基于国产飞腾CPU的分散控制系统，可以减少对国外CPU的依赖，提高核心控制设备国产自主

深圳信迈科技DSP+ARM+FPGA·2024-02-03 11:51

基于SpringBoot的库存管理系统

基于SpringBoot的库存管理系统库存管理系统项目简介功能简介技术选型数据库设计代码结构界面设计代码获取库存管理系统项目简介本项目为库存管理系统，实现了供销管理、进退货管理、销售管理，以及系统管理和业务管理

java_强哥·2024-02-03 04:22

基于SSM的火车订票系统

基于SSM的火车订票系统火车订票系统项目简介功能简介技术选型数据库设计代码结构界面设计代码获取火车订票系统项目简介本项目为火车订票系统，主要分为管理员、代售网点、用户三大角色。

java_强哥·2024-02-03 04:22

vivado 在CSV文件中使用I/O端口列表

在CSV文件中使用I/O端口列表CSV文件CSV文件是FPGA和板设计人员用来交换信息的标准文件格式关于设备引脚和引脚。有关详细信息，请参见导入CSV文件和导出I/O引脚和封装数据。

cckkppll·2024-02-03 03:24

CDC 整合方案：Flink 集成 Confluent Schema Registry 读取 Debezium 消息写入 Hudi

本文介绍的整体方案选型是：使用KafkaConnect的DebeziumMySQLSourceConnector将MySQL的CDC数据（Avro格式）接入到Kafka之后，通过Flink读取并解析这些

　Laurence·2024-02-03 01:35

网工内推 | 港企、合资公司，厂商认证优先，五险一金

01九龙仓（长沙）置业有限公司招聘岗位：IT网络工程师职责描述：1.负责公司网络架构规划设计、设备选型、远程组网方案的规划和设计；2.负责公司网络IP地址规划管理，根据业务需求和公司状况，对网络带宽资源合理分配

HCIE考证研究所·2024-02-03 00:07

开发者分享｜AMD Vitis™ Libraries Vision L3 Isppipeline U50/ZCU102 流程示例

一.关于AMDVitis™VisionLibraryVitisVision库是一组90多个内核，基于OpenCV计算机视觉库，针对AMDFPGA、AMDAIEngine™和AMDSoC进行了优化。

BinaryStarXin·2024-02-02 23:12

如何快速打造属于自己的接口自动化测试框架

接口自动化相对于UI自动化来说，属于更底层的测试，这样带来的好处就是测试收益更大，且维护成本相对来说较低，是我们进行自动化测试的首选2框架选型目前接口自动化的框架比较多，比如jmeter，就可以集接口自动化和性能测试于一体

程序员雨果·2024-02-02 23:33

Linux下PCI设备驱动开发详解（七）

Linux下PCI设备驱动开发详解（七）本章及其以后的几章，我们将通过PCIExpress总线实现CPU和FPGA数据通信的简单框架。

北京不北·2024-02-02 23:52

推荐频道

FPGA选型