FPGA随记

基于FPGA的UDP协议栈设计第二章_IP层设计

文章目录前言：IP层报文解析一、IP_TX模块一、IP_RX模块总结前言：IP层报文解析参考：https://blog.csdn.net/Mary19920410/article/details/59035804版本：IP协议的版本，4bit，IPV4-0100，IPV6-0110首部长度：IP报头的长度。固定部分的长度（20字节，5个32bit，一般就填5）和可变部分的长度之和。4bit。最大为
顺子学不会FPGA·2024-03-26 19:38

2022-07-18随记

不知道你是不是也会像我这样辗转反侧，难以入眠，心中的那个想法强烈又变弱又强烈又变弱，然后伴着哭泣不知何时睡觉了。最近开始睡前喝一小杯红酒，说是助眠，但我自己知道，是另一种心情的释放。我心中的想法无人可说，最可笑的是，你也不懂，还离开了我。
甜的星色·2024-03-18 14:43

暑假生活随记2018-07-05

今天是正式执行暑假计划的第四天今天是正式领到护照的日子，虽然开始心怀期待，以为护照背面真的会像《战狼2》所述的那样会有一行字，但是并没有，有点小失望。不过领到了护照很欣喜，又离英国之行更近了一步。今天是第一次独自去寄快递的日子。母亲嘱托我将办理签证所需要的文件寄签证中心，虽然在找快递服务中心的过程中有一些艰难，但是总体上还是算比较顺利的，完成了自己的任务，真有小小的成就感。今天早上我的手机坏掉了，
Lxy_DL·2024-03-16 19:27

【vivado】fpga时钟信号引入

FPGA的时钟信号一般由板上晶振经由时钟引脚引入，有时由于工程需要也会从pin脚引入其他外部时钟，这时为了该时钟能够正常工作，满足xilinxfpga的外部时钟引入规则。
刘小适·2024-03-16 12:18

FPGA常用通信协议 —UART（二）---UART接收

一、信号说明因为是接收端，所以输入的是RX，发送端一次发8位串行数据，在本模块中，要接收这8位数据并转换为并行数据，因为最终要实现数据的回环，这8位并行数据会在下一个模块中被转换为串行数据再发出去，需要一个数据有效信号，当它拉高时表示八位数据接收完成，可以进行并串转换并发送了。时钟采用50Mhz，下面是信号列表reg1,reg2,reg3rx打拍后的信号work_en拉高表示正在接收信号bote_
毛豆仙人·2024-03-15 00:54

随记│放假151日

放假第一百五十一天哇，今天天气也还可以啦，好吧，就是要努力的早起呀，毕竟还是要出门噢！然后吧，以为时间很充足，结果发现真的非常非常的赶，不过好在出门没有怎么等公交啦，就刚刚好诶。上午吧怎么说呢，就是真的弄了很久呀。倒是没有想到，最主要的事儿反而相对用的少一点时间呀。不过这一点也没有耽误我很晚回家嗷，也是巧了中途去了银行问了点事情了。就是说东西准备的还是很齐全，所以稍微好那么一点吧，不过还是有一点疑
Silence的小茶馆·2024-03-14 23:54

随记│开学15日

开学第十五天，今天周一哇只用上一节课就还是很不错捏。不过广东天是真的有些热了吖！感觉穿短袖也还可以了的。原定吧今天也是要好好学习的，结果计划还是赶不上变化，那就打算给自己好好的放假一天，但想来时间紧迫还是得抓紧时间嗷，就还是复习了会儿啊，虽然吧也是不多，但咋说捏，积少成多吧。虽说也就只有10天时间啦。但还是要老老实实备考，不到最后一刻决不放弃哇！今天上课时碰巧遇到了以前的朋友，怎么来说那种复杂感呢
Silence的小茶馆·2024-03-13 06:53

周末随记

图片发自App每到周末我对家人都会心存一丝愧疚，陪伴他们的时间太少了，但都找时间一起共进午餐。午饭后在送词上学的路上，我们再次面对面的交流还有一年高考了，想考什么大学，什么专业？词还是想去上海，浙江那边，有空搜索一下吧！心理学是我与他唯一达成共识的方向。晚饭后开车送“小西瓜”回家，那小嘴特别能说，让家里所有人都喜欢的不得了。打开手机看电影票，买了二张去享受了。看电影也是全家人共同的爱好，生活就是在
词妈·2024-03-12 01:24

FPGA-AXI4总线介绍

下一节：AXI接口时序解读AXI总线概述Xilinx软件官方axi协议有以下三种：AXI4:是面向高性能传输且带有存储地址映射的，最大允许256次数据突发传输。AXI4-Lite：轻量级的地址映射传输。AXI4-Stream：无地址映射，允许无限制数据突发传输。AXI4总线关键信号解释1.写地址通道信号（代表写地址控制信号等）AWID:写地址IDAWADDR:写地址，一次突发传输的起始地址AWLE
北纬二六·2024-03-11 22:10

FPGA_AXI4总线

转至https://blog.csdn.net/yake827/article/details/41485005(一)AXI总线是什么？AXI是ARM1996年提出的微控制器总线家族AMBA中的一部分。AXI的第一个版本出现在AMBA3.0，发布于2003年。当前的最新的版本发布于2010年。AXI4：主要面向高性能地址映射通信的需求；AXI4-Lite：是一个简单地吞吐量地址映射性通信总线；AX
neufeifatonju·2024-03-11 22:09

读书笔记随记

如何做一个普通级“优秀”的人：1.多读书，也许可以衍生出很多好事；2.永远保持好奇心；3.试着理性思考；4.培养一个爱好吧；5.如果能够完成，请尽量不要拖延。好的境遇，不忘积累；坏的境遇，努力爬起。你曾经经历过什么，你的未来将会因为这些经历有所成就。你想得到的，只要你配得上的，上天终究会给你，而你需要做的，让自己配得上世间最好的一切。不用做伟大的人，只要能够让自己所做的每一件事变得有意义就好。永远
瑾言_lw999·2024-03-10 23:42

随记–2019.3.19

这几天回想起上周去开会的事情，被羞耻感深深的包围着，很不舒服。羞耻感不像愤怒会让人产生一种力量，但它会让人丧失力量，沉到谷底，无法动弹，甚至让你羞于见人，内心责怪自己不止……这个事情复盘一下，什么导致自己紧张的呢？是因为自己要提一个要求，自己感觉没有什么胜算，但乐爸却要我提的，最根本的是因为自己对提要求没有底气，觉得自己没有资格，提要求让我如临大敌，怎么可能不紧张呢？一紧张也就导致了后面的情况，然
阳光洒洒·2024-03-09 22:41

如何成为fpga工程师

FPGA的应用领域非常的广，尤其再人工智能，大数据，云计算等等方向非常吃香。
宸极FPGA_IC·2024-03-09 04:29

linux随记

1.linux服务器防骚扰，拉黑网络试图暴力破解ssh密码ip(可关闭ssh登录权限，启用秘钥登录)#!/bin/bashcat/var/log/secure|awk'/Failed/{print$(NF-3)}'|sort|uniq-c|awk'{print$2"="$1}'>/root/likeme/script/black.txtMAXCOUNT="8"foriin`cat/root/lik
likemebee·2024-03-06 21:48

【EDA概述】

文章目录前言一、EAD技术的发展二、FPGA和CPLD有什么区别三、FPGA应用？
Winner1300·2024-03-06 18:42

#FPGA（基础知识）

1.IDE:QuartusII2.设备：CycloneIIEP2C8Q208C8N3.实验：正点原子-verilog基础知识4.时序图：5.步骤6.代码：
GrassFishStudio·2024-03-01 15:28

xilinx FPGA 除法器IP核（divider）的使用 vivado 2019.1

参考：xilinxFPGA除法器ip核（divider）的使用（VHDL&Vivado）_vivado除法器_坚持每天写程序的博客-CSDN博客一、创建除法IPvivado的除法器ip核有三种类型，跟ISE
小 阿 飞·2024-02-20 21:31

除法器 c语言 模拟,用Vivado-HLS实现低latency除法器

XilinxVivadoHigh-LevelSynthesis(HLS)工具将C,C++,或者SystemC设计规范，算法转成RegisterTransferLevel(RTL)实现，可综合到XilinxFPGA
小小羊羊羊·2024-02-20 21:00

xilinx FPGA 乘法器 除法器 开方 IP核的使用（VHDL&ISE）

目录一、乘法器ip核1.新建工程之后建一个ip核文件：2.配置ip核：3.编写顶层文件或者激励文件：第一种情况：这个是加了ce的第二种情况：这个是加了ce和sclr的第三种情况：这个是不加使能的乘法器的正确使用：第二天的新进展：最高位是1结果之所以出问题，是因为设置的时候我忘了改了，那个输入的类型默认是signed，即有符号位，大家一定要看清楚哟，按照自己需求，看是否设置最高位为有符号位二、除法器
坚持每天写程序·2024-02-20 21:30

数字信号处理基础----xilinx除法器IP使用

但在一些特殊情况下，希望采用乘除法，这时候在FPGA当中就需要专用的IP了。乘除法在FPGA当中实现起来是比较困难的一件事情。
black_pigeon·2024-02-20 21:27

随记：逆淘汰怪相读后

万物负阴而抱阳，冲气以为和。物或损之而益，或益之而损。一事一物，都是矛盾的统一体，有消极的因素，有积极的因素，万物之间也是彼此矛盾着的。矛盾着的因素彼此斗争，或相反相成，或相辅相成，此消彼长，绵延不绝。彼此和谐，就会呈现平稳的共生状态；此消彼长，就会呈现波动的斗争状态；万事有代谢，往来成古今。
们那们那个们那那·2024-02-20 20:13

游曹雪芹纪念馆随记

文/原创我喜欢梦，于是就自然关联到做梦。有时是做睁眼梦，人们把这种梦叫做“白日梦”——大多这形容对我这个执着于认知“社会核心本质”的人来说贴切，好比曹雪芹先生倘若没有“白日梦”那样，他哪来的一部情漾人间的《红楼梦》呢？有时是做深度睡眠梦，中午也好夜晚也好，偶有美梦来时候是一种幸福，虽没有曹公《红楼梦》的场面那么大，但情感中的伊人入梦之后醒来，依然印象深刻和心怀甜蜜。因为梦，我喜欢曹雪芹。中学那时十
梁驰·2024-02-20 20:33

随记│放假50日

放假第五十天哇，今天天气也还可以啦，凉凉哒！真的真的降温啦，晚上睡觉得裹好我的小被子啦！然后也果断的挪了个窝hhh，一觉睡到天亮超棒！然后就是感觉晚上已经很凉的啦！不过早上出门穿多了就真的是很热呀！今天又是实习的一天呀，相比之下比昨天好丢丢啦，不过捏也是最开始很轻松，后来就很忙的呀，然后真的非常想吐槽一下下，真的觉得有人好下头啊，莫名其妙，就很想说声趾高气昂是为什么呢，就很无语，真的之后就只想给你
Silence的小茶馆·2024-02-20 19:37

寒假过半，深夜随记

以前总觉得只要快乐的待在自己的世界里就好，可人生总是要面对现实。太昏沉了不好，太清醒了也难免受累。总觉得自己不争不斗乐的清闲，凡事都先退让，有什么就直说。可这些似乎在这个人情社会里不太好使。有人觉得我不争就是无理，不说话就是高冷，退让就是懦弱。但我还是宁愿守拙嘴笨。只求心中有一片清静天地，静默幻化出无限希望。天道酬勤，安守本分。
虾卍米·2024-02-20 17:15

功能上线流程步骤优化

随记：接了一个新的项目组，发现版本控制有点混乱，啥时候开发好，啥时候代码提交主干，啥时候提测。存在上线版本缺少控制，提测时间可能来不及或者测试不够充分，导致无法按时上线。
中年老IT·2024-02-20 16:42

基于FPGA的I2C接口控制器（包含单字节和多字节读写）

1、概括  前文对IIC的时序做了详细的讲解，还有不懂的可以获取TI的IIC数据手册查看原理。通过手册需要知道的是IIC读、写数据都是以字节为单位，每次操作后接收方都需要进行应答。主机向从机写入数据后，从机接收数据，需要把总线拉低来告知主机，前面发送的数据已经被接收。主机在读取从机数据后，如果还需要继续读取数据，就要对从机做出应答，否则不应答。  另一个需要注意的是数据在时钟的低电平中间进行赋值，
电路_fpga·2024-02-20 12:51

【FPGA开发】HDMI通信协议解析及FPGA实现

本篇文章包含的内容一、HDMI简介1.1HDMI引脚解析1.2HDMI工作原理1.3DVI编码1.4TMDS编码二、并串转换、单端差分转换原语2.1原语简介2.2原语：IO端口组件2.3IOB输入输出缓冲区2.4并转串原语`OSERDESE2`2.4.1`OSERDESE2`工作原理2.4.2`OSERDESE2`级联示意图2.4.3`OSERDESE2`工作时序图2.4.4`OSERDESE2`
Include everything·2024-02-20 12:51

FPGA时钟资源与设计方法——IO延迟约束（Vivado）

只能分析内部的时序信息，对于外部的时序信息Vivado无法提供，在设计中要精确建模外部时序信息，必须为输入和输出端口提供输入输出延迟信息，而I/O延迟约束就是告知XilinxVivado集成设计环境（IDE）FPGA
CWNULT·2024-02-20 12:19

Xilinx（AMD） 7系列FPGA配置引脚说明

xilinx7系列FPGA配置引脚下表详细描述了xilinx7系列FPGA所有配置引脚及其功能。
CWNULT·2024-02-20 12:19

【FPGA】高云FPGA之数字钟实验-＞HC595驱动数码管

高云FPGA之IP核的使用1、设计定义2、设计输入2.1数码管译码显示2.274HC595驱动2.3主模块设计3、分析和综合4、功能仿真6.1hex8模块仿真6.2HC595模块5、布局布线6、时序仿真
凉开水白菜·2024-02-20 12:18

嵌入式 系统 开发 - 第一件事 “搭开发环境”

无论是对DSP，FPGA，或其他可编程芯片开发都要“搭开发环境”：懒得写太多字，画个图来扯淡吧！看看实际怎么搞的：）这张照片仅仅是老哥自己的一个DSP开发实际连结的搞法儿啊，上面的图是一个通用说明。
FOOLCODE·2024-02-20 12:42

FPGA时钟资源与设计方法——时钟抖动（jitter）、时钟偏斜(skew)概念讲解

目录1时钟抖动（clockjitter）2时钟偏斜（clockskew）1时钟抖动（clockjitter）时钟抖动（Jitter）：时钟抖动指的是时钟周期的不稳定性，即：时钟周期随着时间发生变化。时钟抖动是由于晶振本身稳定性导致的，跟晶振本身的工艺有关，所以在设计中无法避免它能带来的影响，通常只能在设计中留有一定的余量。2时钟偏斜（clockskew）时钟偏斜（skew）：时钟偏斜指电路中源时钟
CWNULT·2024-02-20 12:40

在最深的红尘里重逢

流年日深，多少事都被我们一一放归红尘，随记忆的河流慢慢远去。我们总是喜欢说，如果没有遇见你，或许日子会不会很平淡无奇，而又宁静美好。这就是人间的宿命，从一出生，上帝便安排得好好的。每个都是一本书
莫晓妖·2024-02-20 09:35

VPX信号处理卡设计原理图：9-基于DSP TMS320C6678+FPGA XC7V690T的6U VPX信号处理卡 信号处理 无线电通信

板卡采用一片TIDSPTMS320C6678和一片Xilinx公司Virtex7系列的FPGAXC7V690T-2FFG1761I作为主处理器，Xilinx的AritexXC7A200T作为辅助处理器。
hexiaoyan827·2024-02-20 08:53

日更76：【随记】离婚，真的这么容易吗

曾经看到电视里面有人为了买房而用所谓“假离婚”的方式让自己获利，今天和朋友聊天也说他有朋友也因为想多买两套房从而假离婚，他佩服他们的勇气。而假离婚是什么呢？事实是，只要去民政局登记过，就没有所谓的假离婚。所谓的假，不过是自己对自己说而已。离婚之后，若一方不选择复婚，那么这个假，就没有任何意义。晚饭到家后，忽然收到一个朋友的微信，说我们高中时候的老师离婚了。我们每年过年都会去老师家里拜年，从未看到他
小妖99·2024-02-20 07:52

随记│放假158日

放假第一百五十八天哇，今天天气也还可以啦，然后早上乖乖起床（每天都有呀，然后起床的时间依旧是很尴尬哈哈哈哈哈，老老实实早午餐走你，然后就是说中途出了趟门，倒是只喝了杯椰奶哇。去买点肉肉，就是说如何在川渝地区感受到快过年，那必然是家家户户开始准备香肠腊肉，就是说好多人买呀，真绝了，但是香肠腊肉真的香香嗷！顺带着买了点拌菜，午饭就可以很快好啦！吃完饭收拾后就是很困的呀，不过没睡午觉啦，毕竟早上起得不算
Silence的小茶馆·2024-02-20 06:53

生活随记（五）

明天上午，我将坐上飞往桂林的航班，去参加毕业15周年的同学聚会。心情非常的激动，本来我是不打算去的，一是宝宝太小，二是自己身体不好。但是由于我是可能是唯一一个在线又不去的，当看到大家都去的时候，我是非常的纠结的。前两天看到他们在班级群里发的照片，我就更纠结了，真的很想去。于是乎，我就开始疯狂的查各种票，列了不下五种方案，最终选了明天去，后天回的方案，虽然很折腾，但心里感觉很舒服。好期待明天，很久没
蓝川随记·2024-02-20 06:06

CPU，GPU，ASIC和FPGA简介

在这个数字时代，了解CPU、GPU、ASIC和FPGA之间的区别对于优化整体性能至关重要。
audrey-luo·2024-02-20 05:17

DPU技术的进步：赋予未来创新力量

随着云计算和虚拟化技术的发展，网卡在功能和硬件结构方面也经历了四个阶段，即网卡、智能网卡、基于FPGA的DPU和DPUSoC网卡。
audrey-luo·2024-02-20 05:47

【原创】七律·咏秋神

共和国己亥年乙亥月己酉日2019.仲秋风之至云作—————————————————《诗词.歌赋.散文.随记.杂叙.书法.绘画》原创作者，都梁人士，本名:黄民科；字:风之；筆名:風之雲至；號:金宝散人；工作室
风云致轩·2024-02-20 01:49

FPGA芯片定义及结构分析

点击蓝字关注我们关注、星标公众号，精彩内容每日送达来源：网络素材ai芯片技术架构有哪些？AI芯片的技术架构可以根据其设计方式和特点进行分类。以下是几种常见的AI芯片技术架构：GPU（图形处理器）架构：GPU最初是用于图形渲染和游戏处理的，但由于其高度并行的特性，逐渐被应用于深度学习计算。GPU架构采用多个计算单元（CUDA核心）进行并行计算，能够高效地执行浮点运算和矩阵计算。NVIDIA的Tens
Hack电子·2024-02-20 00:43

亲子日记（192）学车随记 2019 03 14 周四 晴

最近忙着学车，日记也没正儿八经写，今天易诺一切正常，没什么可记录的，就记录一下我的学车情况吧！我相信，这世界上还是好人多，由于我要接送孩子，接送孩子的时间一分钟都不能耽误，所以，我们这些一起学车的，都知道我这种情况，所以，不管我去的早还是晚，这些兄弟姐妹们，都会叫我第一个先上车，上午两次，下午两次，正好我也练完了也到时间好接送孩子了，感谢我的教练，感谢我的学员们……努力学车，不辜负教练的期望！学员
李易诺妈妈·2024-02-20 00:12

随记│放假143日

放假第一百四十三天哇，今天天气也还可以啦，然后吧恩今早虽然的没有起来特别早啊哈哈哈哈，也是以为自己能醒，想太多啊这。不过呢起来之后还是很迅速哒，收拾好，然后也煮好了抄手呀，哈哈还以为说自己动静挺大，结果居然也没发现噢！自己做的早饭就是美啊，然后吃好后去排队做核酸，恩今天甚感欣慰啊，排的人没那么多啦，估计也是前两天的一半多人啊。哈哈哈就排队差不多半小时就到啦，超级棒的！所以回来还有时间搞点其他的呀，
Silence的小茶馆·2024-02-19 23:22

手把手教你实现pynq-z2条形码识别

我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和SOC设计。关注公众号【集成电路设计教程】，拉你进“IC设计交流群”。
雪天鱼·2024-02-19 23:55

【经验】STM32的一些细节

我的设计本意是：使用定时器T3以100us的周期来定时发送命令给FPGA。由于编码器出结果的最长时间为51us。因此，希望PWM中断要滞后于T3约60us。
梓德原·2024-02-19 20:50

随记

我是日记星球361号学员，我正在参加日记星球星宝宝第二十三期21天蜕变之旅，这是我的第一百八十四篇原创日记。最近正在热播的电视剧《如懿传》，被周迅的演技狠狠地震了一把。一直很喜欢她，从大明宫词，到橘子红了，红高粱，李米的猜想，风声，画皮……灵气逼人，每一个角色都那么的深入人心。除了傲人的演技，周迅最被大家津津乐道的是她每一次的轰轰烈烈的爱情。每一个爱人，都是大大方方的公布于众，全身心享受恋爱的过程
遇见更好的我自己·2024-02-19 19:18

FPGA中一些基本概念原理的区分

一、wire型变量与reg变量在Verilog中，wire和reg是两种不同类型的变量，它们有着不同的特性和用途1.1wire变量wire变量用于连接模块中的输入、输出以及内部信号线。它主要用于表示连续赋值的逻辑连接，类似于硬件电路中的导线。wire变量不能在always块或initial块中赋值，它们只能通过连续赋值“assign”语句连接到其他信号，1.2reg变量它主要用于表示时序逻辑中的寄
长安er·2024-02-19 19:37

AMD FPGA设计优化宝典笔记（5）低频全局复位与高扇出

亚军老师的这本书《AMDFPGA设计优化宝典》，他主要讲了两个东西：第一个东西是代码的良好风格；第二个是设计收敛等的本质。
徐丹FPGA之路·2024-02-19 19:36

平时积累的FPGA知识点（11）

平时在FPGA群聊等积累的FPGA知识点，第11期：51可以把dcp文件封装到自己ip里吗？解释：不可以52fifo的异步复位要做异步复位同步释放吗？
徐丹FPGA之路·2024-02-19 19:06

平时积累的FPGA知识点（6）

平时在FPGA群聊等积累的FPGA知识点，第六期：1万兆网接口，发三十万包，会出现掉几包的情况，为什么？原因：没做时钟约束，万兆网接口的实现，本质上都是高速serdes，用IP的话，IP会自带约束。
徐丹FPGA之路·2024-02-19 19:05
上一页 3 4 5 6 7 8 9 10 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他