GMII

以太网PHY是什么?

PHY是物理接口收发器,它实现物理层.IEEE-802.3标准定义了以太网PHY.包括MII/GMII(介质独立接口)子层,PCS(物理编码子层),PMA(物理介质附加)子层,PMD(物理介质相关)子层
乔克sw·2020-07-05 17:49

xilinx 以太网验证方案简介

说明：基于Microblaze+Lwip+perf建立测试工程验证以太网通信以太网接口：MII/RMII/GMII/RGMII/SGMII(本次主要使用MII/RMII接口)--------------
时光-易逝·2020-07-05 16:42

千兆以太网的物理层

）、物理介质连接子层PMA（PhysicalMediumAttachment）和物理介质相关子层PMD（PhysicalMediumDependent）三层其中PCS子层负责8b10b编码，它可以把从GMII
tangtang_yue·2020-07-05 14:54

MII、RMII、GMII接口的详细介绍

概述：MII(MediaIndependentInterface(介质无关接口)或称为媒体独立接口，它是IEEE-802.3定义的以太网行业标准。它包括一个数据接口和一个MAC和PHY之间的管理接口。数据接口包括分别用于发送器和接收器的两条独立信道，每条信道都有自己的数据、时钟和控制信号。MII数据接口总共需要16个信号。管理接口是个双信号接口：一个是时钟信号，另一个是数据信号。通过管理接口，上层
reille·2020-07-05 10:32

88E1111 100BASE-T百兆工程(part1)

使用的接口主要为：S_OUT±,S_IN±，SD±二.MACInterface首先他支持GMII/MII，RGMII/ModifiedMII以及serial
qq_43222996·2020-07-05 09:39

88E1111 100BASE-T百兆工程(part2--完)

88E1111GMII接口配置百兆前言：手册传送门即相关资料传送门：链接：https://pan.baidu.com/s/1dEaDiZVVWWHNvvQkHPXgVw提取码：ca5w上一篇博客介绍了88E1111
qq_43222996·2020-07-05 09:39

RGMII自适应网络数据的处理方式

一、RGMII简单说明RGMII实际上是是简化版的GMII，时钟频率依旧是125MHz，为了保持1000Mbps的传输速率不变，在时钟的上升沿和下降沿都采样数据，在参考时钟的上升沿处理GMII接口中的TXD
JOY_shiyue·2020-07-05 06:39

PL通过EMIO方式外接PHY芯片的实验

首先设置EMIO方式引出ETHE1之后我们看到ZYNQ模块生长出了GMII接口如下图：主要是三部分：1，左边的ENET1_EXT_INITN是外部中断的输入。
mcupro·2020-07-05 00:32

rtl8201以太网卡

GMII：是千兆网的MII接口，
mail-mail·2020-07-04 13:57

FPGA千兆网络摄像头

对外部时钟已经处理，因为千兆网时钟达到了125MHz,摄像头时钟达到了84MHz，系统时钟是50MHz，时钟域比较多，这里对外部50MHz的系统时钟进行了pll处理，对gmii_rx_clk也进行了处理
春哥笔记·2020-07-04 13:41

基于RGMII的FPGA千兆以太网设计

目前千兆以太网常用物理层接口有GMII和RGMII，两种接口有同有异，应用情况也有所差别。GMII占用的引脚较多，RGMII可以很大程序地减少引脚的使用。
Pushment·2020-07-04 03:44

fpga接口系列_基于zynq的以太网开发（pl到ps） 第六天

使用ps端的GMII通过EMIO，与外界通信，而EMIO又可以转其他接口。接口介绍：首先主要了解解以太网的接口，主要有MII、RGMII、GMII、SGMII、TBI核RTBI。
赤金·2020-07-04 03:40

FPGA设计千兆以太网MAC（2）——以太网协议及设计规划

本文内容多来自Xilinx官方文档pg051tri-mode-eth-mac.1.GMII接口此处使用较简单的GMII接口，接口列表及说明如下：TX方向时钟tx_mac_aclk由FPGA给出，RX方向
weixin_34413802·2020-07-04 03:52

Verilog实现千兆以太网传输

FPGA通过GMII总线和开发板上的GigabitPHY芯片通信,GigabitPHY芯片把数据通过网线发给PC。
一苇度湖·2020-07-04 02:24

MII/MDIO接口详解

转自：http://m.blog.sina.com.cn/s/blog_6dc06dd20100y0gf.html#page=3本文主要分析MII/RMII/SMII，以及GMII/RGMII/SGMII
linuxmake·2020-07-02 12:03

MII、GMII、RMII、RGMII、SGMII、XGMII

GMII(GigabitMII)：GMII是8bit并行同步收发接口，工作时钟125M，因此传输速率可达1000Mbps，同时兼容MII所规定的10/100Mbps.GMII接口数据结构符合IEEE以太网标准
liuxd3000·2020-07-02 09:51

以太网 知识-MII接口 RMII / SMII接口 MII / RGMII接口

本文主要分析MII/RMII/SMII，以及GMII/RGMII/SGMII接口的信号定义，及相关知识，同时本文也对RJ-45接口进行了总结，分析了在10/100模式下和1000M模式下的设计方法。
liuming_3385·2020-07-02 09:50

linux 下千兆网卡驱动开发 RGMII （二）

RMII是简化的MII接口，在数据的收发上它比MII接口少了一倍的信号线,GMII是千兆网的MII接口，这个也有相应的RGMII接
gq520·2020-07-02 01:27

以太网常用接口

具体过程见下图：PCS（物理编码）子层：位于协调自曾（通过GMII）和物理介质接入层子层之间。PCS完成将经过完善定义的以太网MAC功能映射到现存的编码和物理层信号系统的功能上去。
Lfarsight·2020-07-01 11:39

浅聊一下各类以太网媒体接口MII/RMII/SMII/GMII/RGMII/SGMII

最近在学习以太网，了解到各种各样的以太网媒体接口：MII、RMII、SMII、GMII等等，有点乱，于是抽空理一下：MIIMII，即MediaIndependentInterface，翻译过来就是介质无关接口
leon1741·2020-07-01 01:05

车载以太网PHY

Pin描述MII：TXD[3:0]、TX_EN、TX_ER、TX_CLK和RXD[3:0]、RX_ER、RX_CLK、RX_DV、COL、CRS；速率等于25MHzx4bit（4bit为一个nibble）GMII
George-seu·2020-07-01 00:55

以太网MII接口类型大全 MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XL

大多数MAC芯片的SGMII接口都可以配置成SerDes接口(在物理上完全兼容，只需配置寄存器即可)，直接外接光模块，而不需要PHY层芯片，此时时钟速率仍旧是625MHz，不过此时跟SGMII接口不同，SGMII接口速率被提高到1.25Gbps是因为插入了控制信息，而SerDes端口速率被提高是因为进行了8B/10B变换，本来8B/10B变换是PHY芯片的工作，在SerDes接口中，因为外面不接P
zyboy2000·2020-06-30 20:50

MAC/PHY与MII(GMII/SGMII/RGMII)(一)

主要介绍以太网的MAC（MediaAccessControl，即媒体访问控制子层协议）和PHY（物理层）之间的MII（MediaIndependentInterface，媒体独立接口），以及MII的各种衍生版本——GMII
weixin_30670151·2020-06-27 23:01

Marvell交换芯片88E6321/88E6320驱动总结-硬件篇

芯片包含两个10、100、1000三速以太网收发器（PHYs），两个千兆SERDES，三个数字接口（GMII\RGMII\MII组合）。
VesaMount·2020-06-27 11:35

以太网详解（一）-MAC/PHY/MII/RMII/GMII/RGMII基本介绍

网络设备中肯定离开不MAC和PHY，本篇文章将详细介绍下以太网中一些常见术语与接口。MAC和PHY结构从硬件角度来看以太网是由CPU，MAC，PHY三部分组成的，如下图示意：上图中DMA集成在CPU，CPU,MAC,PHY并不是集成在同一个芯片内，由于PHY包含大量模拟器件，而MAC是典型的数字电路，考虑到芯片面积及模拟/数字混合架构的原因，将MAC集成进CPU而将PHY留在片外，这种结构是最常见
sternlycore·2020-06-26 14:13

MII接口介绍

MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII
o倚楼听风雨o·2020-06-26 10:45

基于zynq的SGMII调试

一、SGMII的概念：如果说到SGMII则会想到MII、GMII、XGMII、QGMII等信号接口。
再见遇见·2020-06-25 11:47

GMII,RGMII,SGMII,TBI,RTBI接口信号及时序介绍

千兆以太网MII接口类型主要有GMII、RGMII、SGMII、TBI和RTBI五种GMII接(如下图)：与MII接口相比，GMII的TX/RX数据宽度由4位变为8位，GMII接口中的控制信号如TX_ER
苍月代表我·2020-06-24 04:17

MII、GMII、RMII、SGMII、XGMII、XAUI、Interlaken

首先要明白MII、GMII、RMII、SGMII、XGMII、XAUI、Interlaken接口的实质是：MAC层与PHY层的数据交换接口，只是其运用方式或速率不同，固其名字也不同。
九章子·2020-06-23 22:37

FPGA千兆网系列1-----ARP发送与接收（自动）

目录开发环境GMII接口介绍以太网帧介绍ARP帧介绍ARP帧存在的目的ARP帧工作原理ARP数据报格式使用以太网发包工具组ARP包用wireshark软件抓包用CRC计算软件计算CRC校验值手动计算CRC
春哥笔记·2020-06-22 21:05

MAC与PHY的接口GMII RGMII SGMII Serdes

参考GMII,RGMII,SGMII,TBI,RTBI接口信号及时序介绍GMII、SGMII和SerDes的区别和联系求问怎么实现1000base-x光口MII、RMII、GMII接口的详细介绍PHY结构以
黑客三遍猪·2020-06-22 10:15

Hi3519AV100 调试系列 ——网络RGMII改为RMII

Hi3519AV100SDK版本：Hi3519AV100R001C02SPC010开发系统：Ubuntu16.04Flash:SPInorFlashHi3519AV100默认采用的是RGMII的千兆网络，客户采用的是GMII
MUSEN_ETC·2020-06-22 01:48

GMII、SGMII和SerDes的区别和联系

GMII规范中PCS只存在于PHY中，见下图。
努力不期待·2020-06-20 22:45

基于Atheros无线芯片的platform总线、设备、驱动、虚拟网桥分析(2)

4个LAN口通过GMII与CPU连接，WAN口可以配置使用指定的MII接口与CPU连接。地址映射交换控制器AR9331以太网交换控制器包含5个10/100MFE端口。AR9331集成2个GEMAC。
moyushion·2020-02-24 10:26

MAC与PHY之间的接口标准 MII/GMII

转载http://www.wangdali.net/mii/MediaIndependentInterface(MII)，介质独立接口，起初是定义100M以太网（FastEthernet）的MAC层与PHY芯片之间的传输标准（802.3u）。介质独立的意思是指，MAC与PHY之间的通信不受具体传输介质（双绞线或光纤等）的影响，任何MAC和PHY都可以通过MII接口互连。MAC与PHY之间的MII连
ryankang·2019-11-21 16:00

FPGA控制RGMII接口PHY芯片基础

一、前言网络通信中的PHY芯片接口种类有很多，之前接触过GMII接口的PHY芯片RTL8211EG。但GMII接口数量较多，本文使用RGMII接口的88E1512搭建网络通信系统。
没落骑士·2019-05-13 11:00

以太网MAC控制器与PHY接口的通信方式总结

GMAC:MAC控制器PHY：OSI模型物理层GMAC与PHY接口支持四种模式：MII、GMII、RMII、RGMIIMII:支持lOMb／s和100Mh／s的数据速率；100M工作模式下，参考时钟是25MHz
朱仙令·2019-04-17 16:21

以太网物理层

网费不够了，不弄了，下次整理物理层结构IEEE802.3标准给出了以太网的物理层结构，如下图所示红色框内标注：物理层大致可以分为：GMII介质无关接口、PCS物理编码子层，PMA物理介质连接层，PMD物理介质相关层
han_better·2019-04-14 12:58

UDP千兆以太网FPGA_verilog实现（三、代码前期准备-时序要求）

GMII接口的时序：RXCLK和GTXCLK信号有着相同的功能，都是125M时钟信号，且两者之间的相位差很小，可以忽略，这两个时钟信号控制着RXD【7：0】、RXDV、RXER、TXD【7：0】和TXEN
ciscomonkey·2018-11-13 11:16

FPGA Marvell 88exxxx phy 动起来

应该是有的背景知识---什么是MII、GMII、RGMII、SGMII、1000BaseX1.MII的英文全称是media-independ
neufeifatonju·2018-07-13 17:00

[RK3288][Android6.0] MII/RMII/SMII/GMII/RGMII/SGMII

Platform:RockchipOS:Android6.0Kernel:3.10.92MII全称MediaIndependentInterface，用于MAC和PHY层之间细分类型较多，如下：MII：支持10M/100M，缺点是信号线太多,16根线。RMII：ReducedMII.简化的MII，信号线少一倍，8根线，因此时钟也要快一倍。SMII：SerialMII.比RMII信号线更少，4根线。
KrisFei·2017-09-08 16:14

BCM5396的使用问题

与外围设备之间使用MDI接口，即RJ45座子连接，故需要phy芯片做接口转换，phy芯片使用BCM5464；2问题描述现在主要问题是在CPU与BCM5396之间的连接，BCM5396芯片有IMP接口，支持MII/GMII
Duncan_Lv·2016-05-17 17:21

以太网之物理层

我们可以看到物理大致可以分为：GMII介质无关接口、PCS物理编码子层，PMA物理介质连接层，PMD物理介质相关层、MDI接口、MEDIUM物理介质。我们从下往上看，首先看物理介质层。
七水_SevenFormer·2016-05-01 00:15

88E1111

千兆网phy芯片支持GMII,RGMII,MII等接口具备4个GMII时钟模式支持自适应功能超低功耗模式功率降低模式MDC/MDIO/TWSI接口支持10Mb/s,100Mb/s,1000Mb/s 参考文献
dpc525·2016-03-08 06:00

Linux内核中DM8168的网口驱动移植

然而在新研FXX板中，DM8168改变了网口连接方式，其EMAC0未引连接PHY，而是直接用GMII接口连接到对端某芯片上。因此需要修改内核驱动代码来完成适配。
li_boxue·2016-02-23 23:00

MII、RMII、GMII接口的详细介绍

概述：      MII(MediaIndependentInterface(介质无关接口)或称为媒体独立接口，它是IEEE-802.3定义的以太网行业标准。它包括一个数据接口和一个MAC和PHY之间的管理接口。   数据接口包括分别用于发送器和接收器的两条独立信道，每条信道都有自己的数据、时钟和控制信号。MII数据接口总共需要16个信号。   管理接口是个双信号接口：一个是时钟信号，另一个是数据
A风筝·2016-02-21 10:00

HDMI信号通过FPGA传到 电脑.(输入卡的回显)

HDMI视频（分辨率为1920x1080）进入输入卡，然后通过SII9135转为rgb信号，进入FPGA，FPGA先对视频进行缩小为分辨率为240x120的视频数据，存进DDR,然后从DDR读出来，通过gmii
angelbosj·2015-12-19 23:00

以太网PHY和MAC

物理层定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等，并向数据链路层设备提供标准接口（RGMII / GMII / MII）。
·2015-11-11 16:15

太网PHY和MAC

物理层定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等，并向数据链路层设备提供标准接口（RGMII / GMII / MII）。
·2015-11-05 08:00

MII、RMII、GMII接口的详细介绍

转载：http://blog.csdn.net/reille/article/details/6312156   概述：         MII (Media Independent Interface(介质无关接口)或称为媒体独立接口，它是IEEE-802.3定义的以太网行业标准。它包括一个数据接口和一个MAC和PHY之间的管理接
·2015-10-21 12:06
上一页 1 2 3 4 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他