E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
IA-32
Linux上编译SIMD指令程序
IA-32
·
2015-11-13 09:36
linux
IA-32
架构保护模式
GDT和LDT描述符(段描述符):struct Segment_Descriptor{ ushort segment_limit_lo : 16; uint23 segment_base_lo : 24; uint4 type &n
·
2015-11-13 02:47
架构
x64、x86_64、x64三者的区别
x86是指intel的开发的一种32位指令集,从386开始时代开始的,一直沿用至今,是一种cisc指令集,所有intel早期的cpu,amd早期的cpu都支持这种指令集,ntel官方文档里面称为“
IA-
·
2015-11-11 07:02
区别
几个概念:x86、x86-64和
IA-32
、IA-64
最近在学习操作系统方面的知识,学习操作系统难免要和CPU打交道,虽然现在CPU和操作系统不像计算机发展初期一样是绑定在一起的,但是大家都知道操作系统和CPU Architecture的联系是很紧密的,有多紧密呢,差不多跟你和你女朋友的关系一样紧密,哈哈~~,闲话少说,开始进入正文。 学习计算机的(我想还包括不是计算机专业)肯定都听过大名鼎鼎的摩尔定律,不知道的可以参见http://en.
·
2015-11-11 05:47
64
软件调试之INT 3讲解
本章我们将介绍
IA-32
CPU是如何支持断点和单步执行功能的。前两节将分别介绍软件断点和硬件断点,第4.3节介绍用于实现单步执行功能的陷阱标志。
·
2015-11-11 04:41
int
[软件调试学习笔记]WinDbg演示
IA-32
CPU下的Windows 分页机制下的地址转换过程
我们知道,从386开始,
IA-32
CPU开始支持Paging。在启用Paging之后,OS将线性地址空间划分为固定大小的Page(通常为4KB或4MB)。
·
2015-11-10 23:26
windows
WinDbg演示
IA-32
CPU下的Windows 分页机制下的地址转换过程
转载于飞天舞者 http://www.cnblogs.com/winston/archive/2009/04/12/1434225.html 我们知道,从386开始,
IA
·
2015-11-08 15:39
windows
x86与x64与x86_64
x86是指intel的开发的一种32位指令集,从386开始时代开始的,一直沿用至今,是一种cisc指令集,所有intel早期的cpu,amd早期的cpu都支持这种指令集,ntel官方文档里面称为“
IA-
·
2015-11-08 14:01
64
实地址模式与保护模式之间的切换
9.1 实地址模式与保护模式之间的切换 我们知道,
IA-32
计算机在加电或者Reset信号有效之后,首先进入实地址模式,执行BIOS程序,然后再进入保护模式,执行Windows
·
2015-11-07 13:47
模式
简单C程序在
IA-32
CPU上运行过程的分析
本文将通过编译器生成的汇编代码分析C程序在
IA-32
体系PC上的运行流程 实验环境: gcc 4.8.2 C语言程序的内存结构 C代码如下 int g(int x) {
·
2015-11-02 12:19
cpu
Intel- 64 与
IA-32
架构软件开发人员手册 中文版
P6家族处理器是基于P6家族微架构的
IA-32
处理器它包含了奔腾Pro(Pentium®Pro),奔腾2(Pentium®II),奔腾3(Pentium®III),奔腾3至强处理器(Pentium®IIIXeon
IT老混混
·
2015-11-01 13:02
系统编程
Intel- 64 与
IA-32
架构软件开发人员手册 中文版
P6家族处理器是基于P6家族微架构的
IA-32
处理器它包含了奔腾Pro(Pentium ®Pro),奔腾2(Pentium ® II),奔腾3(Pentium ® III),奔腾3至强处理器(Pentium
a1051123
·
2015-11-01 13:00
[软件调试学习笔记]WinDbg演示
IA-32
CPU下的Windows 分页机制下的地址转换过程
我们知道,从386开始,
IA-32
CPU开始支持Paging。在启用Paging之后,OS将线性地址空间划分为固定大小的Page(通常为4KB或4MB)。
·
2015-11-01 11:24
windows
[Intel® 64 and
IA-32
Architectures Software Developer's Manuals]Intel架构软件开发手册
http://www.intel.com/products/processor/manuals/ Intel® 64 and
IA-32
Architectures Software Developer's
·
2015-10-31 11:21
Architecture
平坦内存模式、分段内存模式、实地址模式
IA-32
处理器平台允许3种不同的访问系统内存的方法: (1)平坦内存模式 (2)分段内存模式 (3)实地址模式 平坦内存模式把全部系统内存表示为连续的地址空间。
·
2015-10-31 11:51
内存
IA-32
Concept
Operating Mode: The
IA-32
architecture supports three operating modes and one quasi-operating mode: Protected
·
2015-10-31 10:28
on
cpu几种架构区别
转自:http://smilejay.com/2012/07/intel-procssor-architecture/ (1)x86 (
IA-32
,i386,x86-32,x32) x86是指基于Intel
·
2015-10-31 09:38
cpu
栈操作与栈帧
首先这里要为“打开汇编之门”那篇blog补充一点的是:汇编语言是与机器相关,这里的一切都是基于
IA-32
机器平台的。
·
2015-10-31 09:55
操作
How to set the control word of FPU in delphi
On systems based on the
IA-32
architecture, the FPU control word includes
·
2015-10-30 12:36
Delphi
Intel64及
IA-32
架构优化指南——3.7 预取
3.7 预取 最近的Intel处理器家族引入了几种预取机制来加速数据或代码的搬移并提升性能: ● 硬件指令预取器 ● 为数据的软件预取 ● 为数据或指令的Cache行的硬件预取 3.7.1 硬件指令预取与软件预取 在基于Intel NetBurst微架构的处理器中,硬件指令预取器一次读32个字节的指令,到64字节的指令流缓存中。Intel Core微
·
2015-10-30 11:38
int
Intel64及
IA-32
架构优化指南——3.5 优化执行核心
3.5 优化执行核心 在最近微架构产品中的超标量、无序执行核心含有多个执行硬件资源,可以并行地执行多个微操作。这些操作一般确保微操作高效地执行并以固定的延迟执行下去。利用可用的并行性的通用准则有: ● 遵循规则(3.4小节)以最大化有用的译码带宽以及前端吞吐。这些规则包括偏向使用单个微操作指令并利用微融合、栈指针追踪器以及宏融合。 ● 最大
·
2015-10-30 11:37
int
POSIX NPTL
测试中,NPTL在一个
IA-32
处理器上,成功地同时跑了10万个线程,启动这些线程只用了不到2秒。比较起来,在不支持N
·
2015-10-21 12:38
OS
Intel64及
IA-32
架构优化指南第7章——7.1 通用预取编码准则
第7章 优化Cache用法 在过去几十年,处理器速度已经增长。而存储器访问速度则以较慢的步伐增长。这所导致的不一致性使得将应用程序以两种方法之一进行调整而变得重要:要么(a)多数数据访问从处理器Cache来实行,要么(b)通过尽可能多地利用峰值存储器带宽来有效地屏蔽存储器延迟。 硬件预取机制在微架构中减轻后者[译者注:即上一段落中的(b)]方面是种增强,并且当与软件调整相结合时是最有效的。如果
·
2015-10-21 11:04
int
Intel64及
IA-32
架构优化指南——3.9 最大化PCIE性能
3.9 最大化PCIE性能 PCIe性能对上游读写(读和写事务从一个PCIe的代理到主机端存储器的发布)的大小与对齐会有出乎意料的影响。作为一个通用规则,就带宽和延迟而言,最佳性能通过对上游读写的起始地址在64字节边界处对齐并确保请求大小是64字节的倍数,当引入更大倍数(128,192,256字节)时适当地在带宽中增加,来获得。特别地,一个部分写将会导致后面请求(读或写)的延迟。 第二个规则是
·
2015-10-21 11:03
int
Intel64及
IA-32
架构优化指南——3.8 浮点方面的考虑
3.8 浮点方面的考虑 当对浮点应用进行编程时,最好先一开始用一个高级编程语言,诸如C、C++或Fortran。许多编译器都尽可能地执行浮点调度和优化。然而,为了产生最优代码,编译器可能需要一些辅助。 3.8.1 优化浮点代码的准则 用户/源编码规则13:用适当的开关来允许编译器使用SSE2,SSE3指令。 遵从这个过程来调查你的浮点应用的性能: ● 理解编译器如何处理浮点代
·
2015-10-21 11:03
int
Intel64及
IA-32
架构优化指南——3.4优化执行引擎前端
3.4优化执行引擎前端 优化前端包括了以下两个方面: ● 维持对执行引擎微操作的稳定供给——分支预测失败会扰乱微操作流,或导致执行引擎在非构筑代码路径中的微操作执行流上浪费执行资源。在这个细节上的代码调整多数要关注分支预测单元的工作机制。通用技术在3.4.1小节“分支预测优化”中描述。 ● 提供微操作流来尽可能多地利用执行带宽和隐退带宽——
·
2015-10-21 11:57
int
Windows平台保护模式寻址
总的来说,就是下面的过程:这里讨论的是
IA-32
处理器,它使用以下两种机制实现内存保护:分段分页分页是可选的,而在保护模式下,分段是强制的。理解分段和分页的物理地址解析过程,是理解内存保护的关键。
abcdefghig
·
2015-09-24 19:00
IA-32
CPU的调试支持
断点和单步执行是debugger最核心功能,这里介绍IA-32CPU如何支持断点和单步执行的功能。回顾一下基本概念:中断和异常最根本的差别是:异常来自于CPU本身,是CPU主动产生的。而中断来自于外部设备,是中断源发起的,CPU是被动的。IA-32CPU将异常分为3类:错误(Fault)、陷阱(Trap)和中止(Abort)。断点的基本功能就是CPU执行到断点指令时,可以中断到debugger,查
abcdefghig
·
2015-09-24 19:00
x86,amd64,x86-64,x64区别
“x86-64”1999由AMD设计,AMD首次公开64位集以扩充给
IA-32
,称为x86-64(后来改名为AMD64)。其后也为Intel所采用,现时英特尔称之为“Intel64”.AMD6
x356982611
·
2015-09-10 13:00
x86, x86-64, i386, IA32, IA64 区别
“x86-64”1999由AMD设计,AMD首次公开64位集以扩充给
IA-32
,称为x86-
天马行空_天马行空
·
2015-09-04 21:43
服务器存储
操作系统---学习笔记0
主要平台和工具简介 x86模拟器Bochs Bochs是一个免费且开放源代码的
IA-32
(x86)架构PC机模拟器。
·
2015-07-16 10:00
操作系统
x64、x86_64、x64三者的区别
x86是指intel的开发的一种32位指令集,从386开始时代开始的,一直沿用至今,是一种cisc指令集,所有intel早期的cpu,amd早期的cpu都支持这种指令集,ntel官方文档里面称为“
IA-
Corrinejtt
·
2015-06-05 09:00
区别
怎样利用Proteus7.5仿真8086CPU
一下子掌握
IA-32
体系是不可能的,那咱们就先搞一下相对简单的8086吧。理由2:很多人都
googlemi
·
2015-05-26 11:00
IA-32
架构和Intel 64架构的区别
IA-32
架构和Intel64架构的区别摘自Intel的手册(Intel64andIA-32ArchitecturesSoftwareDeveloper’sManualVolume1:BasicArchitecture
yenzihua
·
2015-05-17 11:31
OS
linux平台学x86汇编(二):处理器指令码及
IA-32
平台了解
【版权声明:尊重原创,转载请保留出处:blog.csdn.net/shallnet,文章仅供学习交流,请勿用于商业用途】 在计算机操作的最底层,所有计算机处理器都按照制造厂商在处理器内部定义的二进制代码来操作数据,这些代码定义了处理器应该利用程序员提供的数据完成相应的功能,这些预置的代码被称为指令码。不同类型的处理器的指令码是不一样的,但处理指令码的方式是类似的。当计算机处理器芯片运行时,他
gentleliu
·
2015-05-06 23:00
寄存器
指令码
汇编中的位操作指令
基于
IA-32
处理器和32位汇编语言一:逻辑运算指令1逻辑与运算ANDDEST,SRC;将操作数相与,返回给DEST。CF,OF是0,影响ZF,SF,PF。
csdn_LYY
·
2015-04-14 22:39
汇编
汇编中的算术运算类指令
基于
IA-32
处理器和32位汇编语言首先说明:算术运算结果包括两部分,即运算结果和状态标志。
csdn_LYY
·
2015-04-14 22:52
汇编
一些C++的开源项目和C++库以及修炼C++的方法
V8根据ECMA-262第三版中的说明使用ECMAScript,并在使用
IA-32
或ARM处理器的WindowsXP和Vista、MacOSX10.5(Leopard)以及Linux系统中运行。V8
nyist327
·
2015-04-03 15:00
C++
开源
学习
开源项目
自学
SSE2介绍及其简单用法举例
SSE2,全名为StreamingSIMDExtensions2,是一种
IA-32
架构的SIMD指令集。SSE2是在2001年随着Intel发表第一代Pentium4处理器也一并推出的指令集。
kezunhai
·
2015-04-03 11:00
sse
mmx
Intel
IA-32
架构浅析
IA32的cpu操作模式 1保护模式: 这个模式是cpu的native状态.它可以在一个保护的多任务的环境中直接执行"real-addressmode"的8086的软件.这个特性叫做virtual-8086模式. 这个模式也就是cpu的一般工作模式.因为这个模式基本上打开了cpu的所有特性. 2real-address模式: 这个模式它实现了一个8086处理器的环境的扩展.换句话说,可以说是模拟了
KingCat666
·
2015-03-17 19:00
3.4.2 特定于体系结构的设置 (三):分页机制的初始化
在
IA-32
系统上内核通常将总的4GB可用虚拟地址空间按3:1划分。低端3GB用于用户态应用程序,而高端1GB则专用于内核。
xiangpingli
·
2015-03-15 12:00
3.4.1 初始化内存管理(一)
例如,在
IA-32
系统上需要切换到保护模式,然后内核才能检测可用内存和寄存器。在初始化过程中,还必须建立内存管理的数据结构,以及其他很多事务。
xiangpingli
·
2015-03-10 23:00
《翻译》Intel 64 与
IA-32
架构软件开发者手册卷1翻译
processors/architectures-software-developer-manuals.html本博文将采用分段中英对照,不定期持续更新的方式进行翻译,第一卷主要介绍了Intel64与
IA
shayi1983end
·
2015-02-05 15:29
amd64
x86-64
指令集体系结构
《翻译》Intel 64 与
IA-32
架构软件开发者手册卷1翻译
processors/architectures-software-developer-manuals.html本博文将采用分段中英对照,不定期持续更新的方式进行翻译,第一卷主要介绍了Intel64与
IA
shayi1983end
·
2015-02-05 15:29
x86-64
AMD64
指令集体系结构
linux内核探索之内存管理(三):页表
IA-32
系统默认使用两级分页系统,但是内核中总是使用四级页表,第三和第四级页表由特定于体系结构的代码模拟。 页表管理分为两个部分,第一部分依赖于体系结构,第二部分体系结构无关。
xiangpingli
·
2015-02-04 00:00
linux内核探索之内存管理(一):概述
在
IA-32
平台,地址空间在用户和内核之间划分的比例为3:1,4GB的内存空间,3GB给用户空间,1GB给内核。 可用的物理内存将映射到内核的地址空间中。访问内存时,如果所用的虚拟地址与
xiangpingli
·
2015-01-30 23:00
[Intel汇编-NASM]
IA-32
编程构架
1.扩展寄存器: 1)
IA-32
即IntelArchitecture,32-bit,即Intel32位处理器构架的简称; 2)该构架下最明显的变化就是地址线采用32根,可访问4GB的线性主存空间;
Lirx_Tech
·
2015-01-24 15:00
nasm
intel汇编
IA-32
指令系统
32位模式
linux版本信息以及x86与x86_64的区别
x86是指intel的开发的一种32位指令集,从386开始时代开始的,一直沿用至今,是一种cisc指令集,所有intel早期的cpu,amd早期的cpu都支持这种指令集,intel官方文档里面称为“
IA
gaylord
·
2015-01-18 11:00
linux
Intel 64 and
IA-32
cache control
1.Cachecontrolregistersandbits1.1CDflag,bit30ofCR01.2NWflag,bit29ofCR01.3PCDandPWTinpaging-structureentries1.4PCDandPWTflagsincontrolregisterCR32.Cachecontrolandmemoryorderinginstructions
kickxxx
·
2015-01-16 18:00
Intel 64 and
IA-32
Control Registers
IntroduceIntel64和
IA-32
处理器包含有5个控制寄存器,他们分别是CR0,CR1,CR2,CR3,CR4。这几个寄存器决定了处理器的操作模式,已经当前执行程序的特征。
kickxxx
·
2015-01-16 17:00
上一页
2
3
4
5
6
7
8
9
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他