E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
LDPC译码
基本执行结构和存储程序原理
)-->目标文件:机器语言模块&目标文件:库程序(机器语言)-->(链接)-->可执行文件:机器语言程序-->(加载)-->//操作系统调度或BOOT引导存储器中:二进制机器指令流-->(CPU取指、
译码
STFocus
·
2023-01-30 03:04
计算机组成原理—第四章:存储器
4.1.1存储器分类1.按存储介质分类2.按存取方式分类4.1.2存储器的层次结构4.2主存储器4.2.1概述1.主存中存储单位地址的分配2.主存的技术指标4.2.2半导体存储芯片简介1.基本结构2.
译码
驱动方式
嘻嘻西西兮兮
·
2023-01-29 07:05
计算机组成原理
储存器
计算机组成原理5----存储器与CPU连接以及存储器校验
A10,A11由片选
译码
产生片选信号,来决定选择哪一组芯片。2.存储器与CPU
暗夜猎手-大魔王
·
2023-01-29 07:34
计算机组成原理
计算机组成原理
LDPC
校验矩阵-256x512
本文中的
LDPC
校验将矩阵是使用5GNRLDPC校验矩阵截取出来的,目的是为了方便后续介绍
LDPC
码。信息位256bit,码率1/2。
滴水浮萍
·
2023-01-26 09:34
用Huffman编码方法,实现对通信字符的编码和解码(C++)
算法思想本算法的关键是构建最优二叉树(即哈夫曼树),接着对最优二叉树的叶子结点进行编码即可,接着就可以输入二进制数进行
译码
。
reasonbao
·
2023-01-26 05:13
数据结构
5-2中央处理器-指令周期的数据流
此处:取指周期=取指令+指令
译码
指令周期常用若干机器周期/CPU周期表示,一个机器周期包含若干时钟周期/节拍/T周期/CPU时钟周期,时钟周期是CPU操作的最基本单位回顾:CPU执行时间=时
卡__卡
·
2023-01-25 08:01
计算机组成原理
系统架构
架构
硬件架构
3.4 主存储器与CPU的连接
我们已经知道了单块存储芯片,它对外暴露出来的一些接口,我们首先会探讨单块存储芯片和CPU之间的连接符和实现,接下来会介绍多化存储芯片和CPU之间的连接分别是为扩展字扩展和自卫同时扩展,那这些觉得最后我们还会补充一些关于
译码
器的知识补充的内容
江船夜雨听笛
·
2023-01-25 08:43
408
芯片
计组
3-2存储系统-主存与CPU的连接&外部存储器
文章目录一.主存与CPU的连接(一)连接原理(二)主存容量的扩展1.位扩展法2.字扩展法3.字位同时扩展法(三)存储芯片的地址分配和片选1.线选法2.
译码
片选法二.外部存储器(一)磁盘储存器1.磁盘存储器
卡__卡
·
2023-01-25 07:03
计算机组成原理
架构
系统架构
硬件架构
C语言实现
LDPC
的校验矩阵,基于CMMB系统的
LDPC
译码
器的设计与实现-可编程逻辑-与非网...
引言低密度奇偶校验(LowDensityParityCheck,
LDPC
)码是由Gallager博士在1962年首次提出来的,由于
LDPC
码的误码性能能够逼近香农限,因而在无线通信、卫星通信等领域都得到了较多应用
打打印机
·
2023-01-22 23:06
C语言实现LDPC的校验矩阵
51单片机实训-4×4矩阵键盘电子琴
制作说明:晶振可以使用11.0592或12MHz;扬声器应该按照图中给出的附图加上驱动电路;显示器及七段
译码
器不接,单片机电子琴也可以正常工作。
Maple_Me
·
2023-01-22 23:02
硬件相关
单片机
电子
LDPC
编
译码
,matlab仿真+fpga实现 基于IEEE 802.11N,码长1296bit,码率3 4
LDPC
编
译码
,matlab仿真+fpga实现。全部是自己根据lunwen和资料一点点搭出来的。基于IEEE802.11N,码长1296bit,码率34。100%原创代码。可按需修改为其他检验矩阵。
「已注销」
·
2023-01-22 08:18
fpga开发
matlab
开发语言
Logisim状态机的搭建
组合逻辑部分包括次态逻辑和输出逻辑,分别用于状态
译码
和产生输出信号;寄存器逻辑部分用于存储状态。
zhousiyuan0515
·
2023-01-21 12:39
logisim
logistic
regression
【数字逻辑基础】灯光控制逻辑电路实验
实验报告实验名称灯光控制逻辑电路实验目的用74LS160和74LS138(3线—8线
译码
器)和必要的门电路设计一个灯光控制逻辑电路。要求红、绿、黄三种颜色的灯在时钟信号作用下按下表规定的顺序转换状态。
ayaishere_
·
2023-01-18 16:43
后端
硬件架构
计组存储系统笔记
计算机的主存一般使用DRAM芯片,内存条的结构可分成:
译码
驱动电路、存储矩阵和读写控制电路三部分。需要说明的是,DRAM芯片的每一个存储元由一个电容和一个MOS管组成,存储的01信息在电容内。
EDG_Clearlove_7
·
2023-01-17 07:15
考研
用MATLAB实现费诺编码
通过完成具体编码算法的程序设计和调试工作,提高编程能力,深刻理解信源编码、信道编
译码
的基本思想和目的,掌握编码的基本原理与编码过程,增强逻辑思维能力,培养和
明之✨
·
2023-01-16 08:31
matlab
计算机组成原理及应用第四章测试上
得分/总分A.无正确答案B.主存-辅存C.缓存-主存1.00/1.00D.CPU-辅存2单选(1分)半导体存储芯片的
译码
驱动方式有两种___得分/总分A.线选法和片选法B.线选法和复用法C.线选法和重合法
qq_44588244
·
2023-01-14 10:21
中国大学MOOC
计算机组成原理
DatenLord前沿技术分享No.16
日上午10:303、演讲人袁磊兰州大学信息科学与工程学院副教授、通信工程专业系主任4、引言信道编码技术是无线通信、存储领域中的一项核心技术,信道编码技术从早期的BCH码、RS码发展到现今的Polar码、
LDPC
·
2023-01-13 23:25
无线应用
基于matlab的多符号差分球形
译码
误码率仿真
目录1.算法描述2.仿真效果预览3.MATLAB核心程序4.完整MATLAB1.算法描述球形
译码
的基本思想是在以一个矢量x为中心的半径为d的多维球内搜索格点,通过限制或者减少搜索半径从而减少搜索的点数,
我爱C编程
·
2023-01-13 12:08
Matlab通信和信号
matlab
多符号差分球形译码
球形译码
无速率码(入门七)OSD解码算法详解(Ordered Statistics Decoder)
目录1.OSD解码器归类2.1995原始OSD
译码
流程[1,2]^{[1,2]}[1,2]2.1基于可靠性的硬判决2.2软判决的OSD
译码
2.2.1再处理过程2.2.2停止准则(由于传统OSD算法中引入似然比定义可靠度改变了停止准则
不讲魔法讲道理
·
2023-01-13 08:13
算法
算法
概率论
ARM 处理器 MIPS/DMIPS/MFLOPS
转自:ARM处理器MIPS/DMIPS/MFLOPS理解-走看看现在随着计算机使用了多级流水线结构,取指、
译码
、执行等并行方式,单纯使用频率确定性能不太合理,所以采用计算性能来测定cpu性能比较合理,主要有
wmzjzwlzs
·
2023-01-12 18:42
ARM
linux
【卷积码系列4】卷积码的状态转移函数、距离谱和
译码
性能界分析及matlab仿真
一、卷积码的状态图和转移函数以一个例子入手,对于如下编码器所示的码率1/3卷积码根据输入和寄存器状态,可以得到其状态图如下所示图中虚线表示输入比特为1时的转移,而实线表示输入比特为0时的转移同样,图中虚线表示输入比特为1时的转移,而实线表示输入比特为0时的转移定义XYZXYZ
C0mm_notes
·
2023-01-12 13:50
信道编译码算法
matlab
卷积码
距离谱
误码率性能界
性能界
MATLAB——PCM编
译码
实验
目录MATLAB——PCM编
译码
一、实验原理1.掌握PCM编码原理和
译码
原理2.练习使用Matlab编程实现PCM编码和
译码
3.了解失真度的概念,能对
译码
结果进行失真度分析二、实验原理三、实验要求1、用
WHS-_-2022
·
2023-01-12 12:00
通信原理
matlab
pcm
开发语言
MATLAB循环码编
译码
实验
标题循环码编
译码
实验一、实验目的1、掌握循环码编码原理和
译码
原理2、练习使用Matlab编程实现循环码编码和
译码
二、实验原理伴随式
译码
捕错
译码
三、实验要求1、编程实现码长n=15的各种循环码的编码、
译码
WHS-_-2022
·
2023-01-12 12:30
通信原理
matlab
开发语言
seq2seq 和 attention:编码
译码
器与注意力机制
seq2seq简介Seq2seq将输入序列转换为输出序列。它通过利用循环神经网络(递归神经网络)或更常用的LSTM、GRU网络来避免梯度消失问题。当前项的内容总来源于前一步的输出。Seq2seq主要由一个编码器和一个解码器。编码器将输入转换为一个隐藏状态向量,其中包含输入项的内容。解码器进行相反的过程,将向量转换成输出序列,并使用前一步的输出作为下一步的输入。维基百科:https://zh.wik
shun-ripking
·
2023-01-12 10:08
自然语言处理
attention
seq2seq
nlp
注意力机制
图像处理项目——基于机器视觉技术的条形码在线识别系统设计
基于机器视觉技术的条形码在线识别系统设计本设计研究EAN13条形码识别的
译码
技术,在基于机器视觉技术上,构建了一套条形码在线检测识别系统,系统将由以下几个部分构成:条形码图像定位与采集、计算机图像预处理
weixin_30656145
·
2023-01-09 12:02
人工智能
基于机器视觉技术的条形码在线识别系统设计
本设计研究EAN13条形码识别的
译码
技术,在基于机器视觉技术上,构建了一套条形码在线检测识别系统,系统将由以下几个部分构成:条形码图像定位与采集、计算机图像预处理、条形码图像中值滤波去噪、条码解析与识读
AI大道理
·
2023-01-09 12:30
opencv
计算机视觉
人工智能
关于NLP模型GPT-2的学习笔记(一)
二、NLP模型简介三、GPT模型架构3.1编码器模块3.2
译码
器模块总结前言近期GPT-3的热度在NLP领域很高,因此对于这个模型有了尝试的想法,目前GPT-3的模型和资源还不太多,因此先用GPT-2尝试一下训练模型和文本生成
bjwhile
·
2023-01-09 09:28
Python
自然语言处理
gpt
python
EDA数字钟(二)
Digclk2.消抖模块Filter3.移位输入模块Set_time4.计数模块Count5.计数器分频模块Div_cnt6.计时模块Time_cnt7.整点报时模块H_alarm8.扫描模块Scan9.
译码
模块
Mr_Stutter
·
2023-01-08 15:13
Verilog
fpga开发
基于C++实现的赫夫曼编
译码
器开发
(一)Huffman树11.Huffman树简介12.Huffman树的构造1(二)Huffman编码21.Huffman编码简介(来源于百度百科)22.Huffman编码的实现2(三)Huffman
译码
biyezuopin
·
2023-01-08 08:21
c++
赫夫曼
编译码器
源码
课程设计
matlab m序列,m序列(M序列与m序列区别)
但是可供使用的跳频图案少,互相关特性不理想,又因它采用的是线性反馈逻辑,就容易被敌人破
译码
的.M序列是非线性序列,可用的跳频图案很多,跳频图案的密钥量也大,并有较好的自相关和互相关特性,所以它是较理想的跳频指令码
熊江乔
·
2023-01-08 07:45
matlab
m序列
关于对编码器和
译码
器的理解
编码器是具有编码功能的逻辑电路,它的逻辑功能是将输入的每一个高、低电平信号编成一个对应的二进制代码。编码器分为普通编码器和优先编码器。首先来介绍普通编码器,在普通编码器中任何时刻只允许输入一个编码信号,否则输出将发生混乱。优先编码器:允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时,优先编码器能按预先设定的优先级别,只对其中优先权最高的一个进行编码。我们举一个例子来形象地解释编码器
今天的大风
·
2023-01-07 14:19
单片机
学习
软件设计师学习纲要
2.计算机系统组成示意图:指令寄存器程序计数器地址寄存器指令
译码
器3.数据表示:原码、反码、补码、移码。
WANTO Lee
·
2023-01-07 12:56
Densely Connected Pyramid Dehazing Network(DCPDN)
基于密集网络能够最大化不同层次特征的信息流的思想,提出了一种新的基于多级金字塔池模块的保边密连编
译码
器结构,用于估计传输映射。该网络利用新引入的边缘保持损失函数进行优化。
zhangmeili_9
·
2023-01-06 18:03
深度学习
计算机视觉
神经网络
基于matlab的COFDM调制系统性能仿真,采用DVB-T标准,符号同步,频偏估计,
LDPC
编
译码
,信道估计
UP目录一、理论基础1.1DVB-T标准1.2COFDM符号同步1.3COFDM频偏估计1.4
LDPC
编
译码
1.5信道估计
fpga和matlab
·
2023-01-06 17:54
★MATLAB算法仿真经验
板块1:通信与信号处理
板块4:编码译码
matlab
COFDM调制
DVB-T标准
符号同步
LDPC编译码
【数字钟实验1】logisim
开始做实验的时候也才刚刚学完时序逻辑那一章,计数器提都没提过(笑死我怀疑老师是特意这么安排的),而且logisim完全不会用,隧道什么的根本不懂【这也就导致了我后面没有力气做外观封装了,累了♀️】最终实现的是静态显示(6个7段
译码
器分别显示数字
Atopos_Yu
·
2023-01-06 16:43
fpga开发
matlab wav分析,【求助】如何分析wav文件
我用的是DTMF
译码
,不知道是否与你要求的一样.function[telnum]=fft256_detDTMF(filename,dataN)%*****************************
张观鱼
·
2023-01-06 13:29
matlab
wav分析
CD4532 8-3线优先编码器以及应用
CD45328-3线优先编码器以及应用目标一片CD4532构成8-3线编码器两片CD4532串行构成16-4线
译码
器一.一片CD45232设计思路采用逻辑电路的行为级建模,参考CD4532的功能表,运用
爱学习的岳岳
·
2023-01-06 07:56
Verilog
verilog——74HC4511七段显示
译码
器
Verilog——74HC4511七段
译码
器74HC4511的仿真设计思路采用行为级建模,根据74HC4511的功能表编程即可。
爱学习的岳岳
·
2023-01-06 07:56
Verilog
NodePlayer.js正式支持SIMD解码加速
以加法指令为例,单指令单数据(SISD)的CPU对加法指令
译码
后,执行部件先访问内存,取得第一个操作数;之后再一次访问内存,取得第二个操作数;随后才能进行求和运算。
illuspas
·
2023-01-05 19:16
Web
javascript
开发语言
ecmascript
数字IC实践项目(1)——简化的RISC_CPU设计(经典教材中的开山鼻祖)
RISC_CPU设计写在前面的话项目简介和学习目的CPU简介RISC_CPU内部结构和Verilog实现时钟发生器指令寄存器累加器算术运算器数据控制器地址多路器程序计数器状态控制器主状态机外围模块地址
译码
器
HFUT90S
·
2023-01-05 09:36
数字IC经典电路设计和实践项目
fpga开发
学习记录:FSMC—扩展外部SRAM
目录一、SRAM控制原理1.1、型号为IS62WV51216的SRAM芯片外观:1.2、SRAM芯片的内部功能框架:1.2.1、SRAM的存储矩阵:1.2.2、地址
译码
器、列I/O及I/O数据电路1.2.3
Bitter tea seeds
·
2023-01-04 21:23
STM32学习笔记
学习
单片机
stm32
基于Multisim的电子钟仿真
目录1.内容与要求2.系统总体设计方案3.系统各模块简述4.系统各单元电路设计4.1显示电路4.2计时器及
译码
电路4.2.1
译码
电路4.2.2计时电路4.3整点报时电路4.4校时电路5.元器件的选择依据及其相关技术参数的计算
骑神马驾浮云
·
2023-01-04 21:21
数字电路与FPGA设计
硬件工程
24秒计时器
同时选择(74LS47)作为BCD码
译码
器来对7段数码显示管进行
译码
驱动,两个七段共阳数码显示管进行显示。采用计时器(NE555)制成的多谐振荡器,进行秒脉冲的输入。
大嘴巴子Pro
·
2023-01-04 21:35
设计模式
硬件工程
硬件架构
pcb工艺
第七章 算术操作指令的实现
可以分为三类,分别介绍如下:(1)简单算数操作指令共有15条,包括加法、减法、比较、乘法等指令,这些指令在流水线执行阶段都只需要一个时钟周期,而且实现思路很直观,与第4章添加逻辑操作指令类似,只需修改
译码
阶段的
小刘真的很努力
·
2023-01-04 21:23
芯片
自己动手写CPU
单片机
cpu
verilog
芯片
嵌入式硬件
极化码自适应CA-SCL
译码
(极化码
译码
)
我们知道最初极化码提出来是运用SC
译码
,但短码和中等长度其
译码
性(误码率)能不如
LDPC
码码,,为了提升有限长度极化码的
译码
性能,我们主要从
译码
器的性能和极化码的纠错性能来考虑。
小小白n号
·
2023-01-04 18:43
极化码
【信息论与编码 沈连丰】第四章:离散信源的信源编码
离散信源的信源编码第四章离散信源的信源编码4.1信源编码的模型4.2信息传输速率和编码效率4.3单义可译定理4.4无失真信源编码定理4.5几种典型的信源编码方法4.6汉字编码方法及其讨论4.7图像的信源编码4.8误码对信源
译码
的影响第四章离散信源的信源编码信源编码的含义
傻fufu滴人儿~
·
2023-01-04 13:34
信息论
编码
安全
算法
【信息论与编码 沈连丰】第五章:离散信道及其信道编码
【信息论与编码沈连丰】第五章:离散信道及其信道编码第五章离散信道及其信道编码5.1信道的分类及其描述5.2无扰离散信道的传输特性5.3有扰离散信道的传输特性5.4
译码
准则5.5有扰离散信道的信道编码定理
傻fufu滴人儿~
·
2023-01-04 13:34
信息论
编码
安全
算法
关于SOC和MCU的区别
CPU从存储器或高速缓冲存储器中取出指令,放入指令寄存器,并对指令
译码
,并执行指令。
xiazhongzhou
·
2023-01-01 09:48
嵌入式
cpu
操作系统
夏宇闻《Verilog数字系统设计教程》 - 第13章 设计可综合的状态机的指导原则
第13章设计可综合的状态机的指导原则13.1用VerilogHDL语言设计可综合的状态机的指导原则因为大多数FPGA内部的触发器数目相当多,又加上独热码状态机(onehotstatemachine)的
译码
逻辑最为简单
Yaellll
·
2022-12-31 12:53
Verilog
verilog
有限状态机设计(Verilog HDL)
一、有限状态机-基本概念有限状态机(FiniteStateMachine,FSM)是电路设计的经典方法,通常可以认为是组合逻辑和寄存器逻辑的组合,其中组合逻辑用于状态
译码
和产生输出信号,寄存器用于存储状态
m0_51294753
·
2022-12-31 12:53
笔记
fpga开发
嵌入式硬件
上一页
10
11
12
13
14
15
16
17
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他