E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog开发文档
(179)时序收敛--->(29)时序收敛二九
1目录(a)FPGA简介(b)
Verilog
简介(c)时钟简介(d)时序收敛二九(e)结束1FPGA简介(a)FPGA(FieldProgrammableGateArray)是在PAL(可编程阵列逻辑)
FPGA系统设计指南针
·
2024-09-16 07:32
FPGA系统设计(内训)
fpga开发
时序收敛
(180)时序收敛--->(30)时序收敛三十
1目录(a)FPGA简介(b)
Verilog
简介(c)时钟简介(d)时序收敛三十(e)结束1FPGA简介(a)FPGA(FieldProgrammableGateArray)是在PAL(可编程阵列逻辑)
FPGA系统设计指南针
·
2024-09-16 07:31
FPGA系统设计(内训)
fpga开发
时序收敛
(158)时序收敛--->(08)时序收敛八
1目录(a)FPGA简介(b)
Verilog
简介(c)时钟简介(d)时序收敛八(e)结束1FPGA简介(a)FPGA(FieldProgrammableGateArray)是在PAL(可编程阵列逻辑)、
FPGA系统设计指南针
·
2024-09-16 07:31
FPGA系统设计(内训)
fpga开发
时序收敛
(159)时序收敛--->(09)时序收敛九
1目录(a)FPGA简介(b)
Verilog
简介(c)时钟简介(d)时序收敛九(e)结束1FPGA简介(a)FPGA(FieldProgrammableGateArray)是在PAL(可编程阵列逻辑)、
FPGA系统设计指南针
·
2024-09-16 07:31
FPGA系统设计(内训)
fpga开发
时序收敛
(160)时序收敛--->(10)时序收敛十
1目录(a)FPGA简介(b)
Verilog
简介(c)时钟简介(d)时序收敛十(e)结束1FPGA简介(a)FPGA(FieldProgrammableGateArray)是在PAL(可编程阵列逻辑)、
FPGA系统设计指南针
·
2024-09-16 07:31
FPGA系统设计(内训)
fpga开发
时序收敛
(153)时序收敛--->(03)时序收敛三
1目录(a)FPGA简介(b)
Verilog
简介(c)时钟简介(d)时序收敛三(e)结束1FPGA简介(a)FPGA(FieldProgrammableGateArray)是在PAL(可编程阵列逻辑)、
FPGA系统设计指南针
·
2024-09-16 07:01
FPGA系统设计(内训)
fpga开发
时序收敛
(121)DAC接口--->(006)基于FPGA实现DAC8811接口
1目录(a)FPGA简介(b)IC简介(c)
Verilog
简介(d)基于FPGA实现DAC8811接口(e)结束1FPGA简介(a)FPGA(FieldProgrammableGateArray)是在PAL
FPGA系统设计指南针
·
2024-09-16 07:01
FPGA接口开发(项目实战)
fpga开发
FPGA
IC
FPGA复位专题---(3)上电复位?
1目录(a)FPGA简介(b)
Verilog
简介(c)复位简介(d)上电复位?
FPGA系统设计指南针
·
2024-09-16 07:31
FPGA系统设计(内训)
fpga开发
(182)时序收敛--->(32)时序收敛三二
1目录(a)FPGA简介(b)
Verilog
简介(c)时钟简介(d)时序收敛三二(e)结束1FPGA简介(a)FPGA(FieldProgrammableGateArray)是在PAL(可编程阵列逻辑)
FPGA系统设计指南针
·
2024-09-16 07:29
FPGA系统设计(内训)
fpga开发
时序收敛
Quartus sdc UI界面设置(二)
1.在Quartus软件中,导入
verilog
设计之后,打开Tools/TimeQuestTimingAnalyzer界面大致分为上下两部分,上半部分左侧显示Report、Tasks,右侧显示欢迎界面;
落雨无风
·
2024-09-15 10:49
IC设计
fpga
fpga开发
uniapp+uview-plus实现微信小程序自定义tabbar
参考文档微信小程序相关
开发文档
链接:https://developers.weixin.qq.com/miniprogram/dev/framework/ability/custom-tabbar.html
yx_back
·
2024-09-14 18:58
小程序
前端
uniapp
uni-app
微信小程序
uview-plus
python毕业设计作品:python闲置物品二手交易平台系统设计与实现毕业设计源代码(Django框架)
项目配有对应
开发文档
、开题报告、任务书、PPT、论文模版等项目都录了发布和功能操作演示视频;项目的界面和功能都可以定制,包安装运行!!!如果需要联系我,可以在CSD
黄菊华老师
·
2024-09-14 17:18
毕设资料
python二手交易平台系统
MDN的简介
MDNWebDocs(旧称MozillaDeveloperNetwork、MozillaDeveloperCenter,简称MDN)是一个汇集众多Mozilla基金会产品和网络技术
开发文档
的免费网站[1
印第安老斑鸠_333
·
2024-09-13 07:08
牛客
Verilog
语法刷题Day 1
校验器的输入是由原始数据位和校验位组成对于奇偶校验,若合法编码中奇数位发生了错误,也就是编码中的1变成0或0变成1,则编码中1的个数的奇偶性就发生了变化,从而可以发现错误,但不能检测出是哪些位出错。对于一个设置为50MHz的移位寄存器,把16左移到128,需要()nsA.30B.40C.50D.60本题答案选D,从16到128需要3位,50MHz的时钟为20ns,移动3位则为60ns时间(s)=1
SAChemAdvance
·
2024-09-13 03:47
刷题
fpga开发
连续发送多个数据(uart串口RS232协议/
verilog
详细代码+仿真)
写在前言以下内容详细源文件,已经上传个人主页资源,需要自取~目录写在前言需求分析UART简介整体架构流程小结需求分析使用串口(rs232协议)间隔1s连续发送16byte的数据。由于每次发送的数据只有8bit,16byte=128bit,所以要发送16帧。UART简介这里实验所使用的参数有:rs232通信协议+9600bps+quartus18.0+modelsim2020异步通信:UART是一种
勇敢牛牛(FPGA学习版)
·
2024-09-12 22:45
fpga开发
嵌入式硬件
matlab
智能硬件
手把手教你从零开始开发上线一个生产级别的 Java 小说系统
项目简介novel是一套基于时下最新Java技术栈SpringBoot3+Vue3开发的前后端分离的学习型小说项目,配备详细的项目
开发文档
手把手教你从零开始开发上线一个生产级别的Java系统,由小说门户系统
大牛撸码
·
2024-09-12 08:15
java
开发语言
极简的Restful框架推荐->Resty
源码链接:Resty
开发文档
如果你还不是很了解restful,或者认为restful只是一种规范不具有实际意义,推荐一篇osc两年前的文章:RESTfulAPI设计最佳实践和Infoq的一篇极其理论的文章理解本真的
weixin_33881140
·
2024-09-11 19:47
json
java
开发工具
CAD 二次
开发文档
中文版 中文文档(2018~2025)
AutoCAD2018开发者帮助(中文版)https://www.cadn.net.cn/portal.php?mod=view&aid=113302AutoCAD2019开发者帮助(中文版)https://www.cadn.net.cn/portal.php?mod=view&aid=119340AutoCAD2020开发者帮助(中文版)https://www.cadn.net.cn/porta
圣心
·
2024-09-11 02:45
autocad
html上传文件框架,文件上传 - FastAdmin框架文档 - FastAdmin
开发文档
文件上传最后更新时间:2021-01-1517:29:11FastAdmin支持将文件、图片、视频、压缩包等文件快速的上传至本地服务器或云存储,同时支持云存储直传模式和服务器进行中转模式。你可以直接在后台插件管理安装第三方云存储的插件后使用,目前支持以下云存储平台:平台特点插件下载又拍云申请加入联盟可享每月免费15G流量、图片处理七牛云实名认证后免费10G流量、稳定、图片处理阿里OSS阿里系、稳定
春容
·
2024-09-09 21:19
html上传文件框架
第11周作业---HLS编程环境入门
目录HLS概念HLS是什么HLS与VHDL/
Verilog
有什么关系?
pss_runner
·
2024-09-08 09:41
VCS简介
1.2.1关于VCSVCS是
Verilog
CompiledSimulator的缩写。VCSMX®是一个编译型的代码仿真器。
XtremeDV
·
2024-09-07 08:14
VCS快速实战指南
vcs 入门
vcs即
verilog
compilesimulator支持
verilog
,system
Verilog
,openvera,systemC等语言,同时也有代码覆盖率检测等功能。
hemmingway
·
2024-09-07 07:36
Xilinx/FPGA
Xilinx Vivado的RTL分析(RTL analysis)、综合(synthesis)和实现
2、RTL分析(RTLanalysis)一般来讲,通常的设计输入都是
Verilog
、VHDL或者System
Verilog
等硬件描述语言HDL编写的文件,RTL分析这一步就是将HDL语言转化成逻辑电路图的过程
2401_84185145
·
2024-09-05 23:38
程序员
fpga开发
Verilog
2. C语言3. 数组4. 关键词5. 模块
###5.2.4
Verilog
数组VSC语言数组####
Verilog
数组在
Verilog
语言中,数组通常被称作内存。
行者..................
·
2024-09-05 10:41
c语言
fpga开发
开发语言
FPGA
php laravel restful api,laravel怎么请求第三方restful api接口?
这么强大的框架,
开发文档
里居然没有告诉如何用http请求访问第三方api。目前百度出来的几个方案:1。
weixin_39855796
·
2024-09-03 16:44
php
laravel
restful
api
(170)时序收敛--->(20)时序收敛二十
1目录(a)FPGA简介(b)
Verilog
简介(c)时钟简介(d)时序收敛二十(e)结束1FPGA简介(a)FPGA(FieldProgrammableGateArray)是在PAL(可编程阵列逻辑)
FPGA系统设计指南针
·
2024-09-03 13:50
FPGA系统设计(内训)
fpga开发
时序收敛
初识
Verilog
Verilog
综述:类C,并行,自顶向下,硬件描述语言,VHDL,
Verilog
HDL。VHDL,
Verilog
HDL,两种不同描述语言。
Verilog
语言(并行,硬件)类似C语言(串行,软件)。
栀栀栀
·
2024-09-02 08:27
笔记
企业微信如何接入CHATGPT|把chatgpt嵌入微信|连接chatGPT
接入步骤:1.申请CHATGPT
开发文档
权限企业需要先提交开发者申请,并得到CH
红匣子实力推荐
·
2024-09-01 09:07
微信小程序轮播图
微信小程序swiper组件轮播图照着
开发文档
尝试,总是能有所收获.之前做Android开发,做个轮播图并不简单,用上viewpage再设置圆点,折腾一通之后还一堆bug.今天尝试微信小程序开发做轮播图,
爱斯基摩白
·
2024-09-01 03:30
Verilog
刷题笔记31
题目:Supposeyouaredesigningacircuittocontrolacellphone’sringerandvibrationmotor.Wheneverthephoneneedstoringfromanincomingcall(),yourcircuitmusteitherturnontheringer()orthemotor(),butnotboth.Ifthephoneis
十六追梦记
·
2024-09-01 01:43
笔记
Quartus网盘资源下载与安装 附图文安装教程
Quartus支持多种编程语言,包括VHDL、
Verilog
等,并具有丰富的功能和工具库,可满足不同级别、不同规模的数字电路设计需求。收藏的Quartus安装包
学习天使Alice
·
2024-08-29 10:20
fpga开发
学习
TP6
开发文档
概述
以下是一个简化的TP6
开发文档
概述,涵盖了核心功能和一些常用方法:一、环境准备PHP安装:确保已经安装了与TP6兼容的PHP版本。
CRMEB-嘉嘉
·
2024-08-29 07:31
https
tp6
Verilog
刷题笔记59
题目:Exams/m2014q6c解题:moduletop_module(input[6:1]y,inputw,outputY2,outputY4);assignY2=y[1]&w==0;assignY4=(y[2]&w==1)|(y[3]&w==1)|(y[5]&w==1)|(y[6]&w==1);endmodule结果正确:注意点:起初,我的代码有错误,代码如下:moduletop_modul
十六追梦记
·
2024-08-29 04:38
笔记
Verilog
刷题笔记62
题目:Exams/review2015fancytimerThisisthefifthcomponentinaseriesoffiveexercisesthatbuildsacomplexcounteroutofseveralsmallercircuits.Youmaywishtodothefourpreviousexercisesfirst(counter,sequencerecognizerF
十六追梦记
·
2024-08-29 04:38
笔记
fpga开发
Verilog
刷题笔记60
题目:Exams/2013q2bfsmConsiderafinitestatemachinethatisusedtocontrolsometypeofmotor.TheFSMhasinputsxandy,whichcomefromthemotor,andproducesoutputsfandg,whichcontrolthemotor.Thereisalsoaclockinputcalledclk
十六追梦记
·
2024-08-29 04:35
笔记
fpga开发
增值税发票识别API
开发文档
、发票ocr
2、调用客户端运行环境当客户端使用的编程语言为Java时,请使用1.5及以上版本JRE。3、服务主要功能描述发票识别服务,支持增值税发票识别、火车票识别、机动车销售统一发票识别、PDF电子发票识别(仅支持PDF格式识别)、定额发票识别、出租车发票识别、航空运输电子客票行程单识别,并支持自动分类。识别速度快,支持扫描件识别和拍照识别。1)通过https协议post方法上传各种发票图像文件,通过htt
翔云API
·
2024-08-29 04:33
api
人工智能
数据库
verilog
中简单的one-hot 状态机转换
简单的one-hot状态机转换one-hot编码
verilog
中写法one-hot编码0001001001001000如上例每次只有1个bit位置high其余low的状态叫one-hot,相反只有1个bitlow
Lambor_Ma
·
2024-08-27 22:14
verilog
数字
verilog
中 blocking assignment 和non-blocking assignment的区别(阻塞赋值和非阻塞赋值的区别)
阻塞赋值与非阻塞赋值:1.阻塞赋值“=”(组合逻辑电路),非阻塞赋值“<=”(时序逻辑电路);2.
Verilog
模块编程的8个原则:(1)时序电路建模时,用非阻塞赋值。
Lambor_Ma
·
2024-08-27 22:14
verilog
数字
verilog
中 case写法避免写default的巧妙写法
always@(*)beginout='1;//'1isaspecialliteralsyntaxforanumberwithallbitssetto1.//'0,'x,and'zarealsovalid.//Iprefertoassignadefaultvalueto'out'insteadofusinga//defaultcase.case(sel)4'h0:out=a;4'h1:out=b;
Lambor_Ma
·
2024-08-27 22:14
verilog
数字
SOC学习历程概述
2、熟练掌握
verilog
语言。3、对于计算机组成原理,体系结构有一
weixin_30376509
·
2024-08-27 18:52
操作系统
嵌入式
运维
DW1000使用轮询方式发送数据!嵌入式开发笔记
首先需要搭建一个基本的DW1000开发环境,包括硬件上连接DW1000芯片与MCU,以及软件上配置DW1000的寄存器等,这部分内容超出了本文的范围,读者可以参考DW1000的
开发文档
或者相
程序员杨弋
·
2024-08-27 15:35
嵌入式开发指南
嵌入式
PYTORCH 官方文档,
开发文档
,Python编程 人工智能 深度机器学习
PYTORCH文档PyTorchdocumentation—PyTorchmasterdocumentationPyTorch是一个使用GPU和CPU进行深度学习的优化张量库。本文档中描述的功能按版本状态分类:稳定:这些功能将被长期维护,并且在文档中通常不应该有重大的性能限制或缺口。我们还希望保持向后兼容性(虽然突破性的变化可能会发生,通知将提前一个版本)。测试版:这些功能被标记为测试版,因为AP
zhangfeng1133
·
2024-08-27 13:21
pytorch
人工智能
python
Verilog
HDL运算符及其优先级
运算符功能优先级别!、~反逻辑、位反相高*、/、%乘、除、取模∨+、-加、减∨>左移、右移∨、>=小于、小于等于、大于、大于等于∨==、!=、===、!==等、不等、全等、非全等∨&按位与∨^、^~按位逻辑异或和同或∨|按位逻辑或∨&&逻辑与∨||逻辑或∨?:条件运算符,唯一的三目运算符,等同于if-else低
蒋楼丶
·
2024-08-26 23:53
FPGA
fpga开发
微信小游戏纸牌开发
**了解平台规则和接口**:开发者首先需要熟悉微信小游戏的
开发文档
,了解微信
红匣子实力推荐
·
2024-08-26 22:28
水果在线购物网站商城系统解决方案毕设毕业设计.web期末作业设计网页.css网页成品参考
项目配有对应
开发文档
、开题报告、任务书、PPT、论文模版等项目都录了发布和功能操作演示视频;项目的界面和功能都可以定制,包安装运行!!!如果需要联系我,可以在CSD
黄菊华老师
·
2024-08-26 15:53
计算机系统成品
水果在线购物网站商城系统
毕业设计成品
实现百度地图选点寻址(根据经纬度而非名称)
添加事件监听用户点击地图添加标记点就是出发点规划出发点到目的点路线并显示注意:点击下一个出发点时要清理之前的显示路径和点代码:检索的核心是;DrivingRoute驾车导航类和search检索方法进一步请查看百度地图
开发文档
Cloud_99b0
·
2024-08-26 12:53
verilog
随机数的用法
1、$random%b表示(-b+1):(b-1)中的随机数2、{$random}%b表示0:(b-1)中的随机数3、产生一个在min,max之间随机数rand=min+{$random}%(max-min+1);
白开水不甜
·
2024-08-25 03:38
verilog程序设计
FPGA工程师成长路线(持续更新ing,欢迎补充)
一、开发能力1、FPGA基础知识(1)数电基础知识逻辑门锁存器触发器进制码制状态机竞争与冒险
verilog
语法(2)FPGA片上资源可配置逻辑块嵌入式块RAM时钟管理资源可编程输入输出单元(IOB)丰富的布线资源底层内嵌功能单元
白开水不甜
·
2024-08-25 03:05
fpga开发
vivado SLEW
•快速Syntax
Verilog
SyntaxTosetthisattributewhen
cckkppll
·
2024-08-24 03:38
fpga开发
Flask+Layui开发案例教程
基于Python语言的敏捷开发框架_DjangoAdmin敏捷开发框架Flask+Layui版本_
开发文档
软件产品基于Python语言,采用Flask2.x、Layui、MySQL等技术栈精心打造的一款集模块化
mangge08
·
2024-08-23 21:02
flask
layui
python
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他