ZYNQ]

零配置初始化流程就一直过不去_ZYNQ UltraScale+ MPSoc FPGA自学笔记-启动加载配置...

言归正传，ZYNQUltraScale+MPSoc的配置过程还是挺复杂的，决定写一篇文章来讲一讲，当然我也是初学，如有错讹请轻轻打左脸。
weixin_40009026·2024-09-14 08:52

zynq usb dwc3中断事件异常

最近在调试zynq的usb，发现一个问题，给pcbulk传输吐log，传输速率1MB左右速率发包，发现会传输终止，调用epsend接口会失败原因在于没有收到传输完成事件，收到连续2次notready事件
charschu·2024-09-12 21:08

PetaLinux开发流程

1.Createanewprojectpetalinux-create-tproject--templatezynq-n$(project_name)orpetalinux-create-tproject-s
非鱼知乐·2024-09-10 00:10

ZYNQ MPSOC FPGA 仿真 教程

1.**FPGA与MPSOC**:FPGA(FieldProgrammableGateArray)是一种可以通过编程配置的集成电路，适用于各种应用和功能。MPSOC(Multi-ProcessorSystemonChip)是集成了多个处理器（通常是微处理器）的系统芯片，用于处理复杂的应用，如图像处理、网络通信等。2.**仿真与分析**:-**仿真波形图**:在进行硬件设计时，仿真波形图是用来验证电
行者..................·2024-09-09 20:07

zybo上运行linux,Zybo开发板linux作业系统移植

文章使用的开发板是zynq7000系列的zyboboard。
周行文·2024-09-09 05:54

ZYNQ LWIP (RAW API) UDP函数学习

1RAWAPI接口RAWAPI是基于回调函数实现的API接口，它是很底层的API接口，这需要开发者对LwIP有较深的了解才能很好使用它，RAWAPI的核心就是对控制块的处理，因为对于报文数据的处理、注册回调函数等都是需要开发者自己去实现，都是比较麻烦的，但是有一个优点，那就是处理数据效率高。2RAWAPI的UDP函数说明udp_new()–新建控制块在使用UDP协议进行通信之前，必须创建一个UDP
LEEE@FPGA·2024-09-06 08:06

【ZYNQ MPSoC开发】双核数据采集系统AXI DMA传输，LWIP TCP发送的调试记录

问题背景项目需求是使用ZU3EG实现一个汇集板的功能。具体而言，PL端接收来自前级的来的带有时间戳的ADC数据，先在PL端进行数据对齐，再通过AXIDMA传输到PS端，由PS端通过lwip实现TCP客户端。在成功连接到PC后，通过AXIGPIO给PL端一个信号，开始产生模拟数据（还未上前级，只是模拟），并开始AXIDMA简单传输，每次传输完成后，如果lwip的发送buffer足够，则立刻把数据发出
辣个蓝人QEX·2024-09-03 09:28

【ZYNQ MPSoC开发】lwIP TCP发送用于数据缓存的软件FIFO设计

设计背景任务是在ZYNQ的PS上使用裸机运行lwIP协议栈使用TCP把PL端通过AXIDMA传来的将近100K采样率的ADC数据发送出去，但由于数据带宽很大，有853.3mbps，所以在每一次AXIDMA
辣个蓝人QEX·2024-09-02 22:17

基于multisim的fm调制解调_基于SDR的FM调制与解调器的实现

www.eepw.com.cn/article/201907/402132.htm(西安邮电大学电子工程学院，陕西省西安市710121)摘要：提出了一种基于SDR的FM调制解调器的实现方案，此方案采用ZYNQ
weixin_39876514·2024-09-01 23:00

硬件加速OpenCV的图像处理方法研究

结合XilinxZynqSoC架构和其视频图像处理方面的优势，通过软硬件协同的方法，实现OpenCV程序算法向高性能处理平台ZynqSoC系统的移植和加速。该
Jason_儿·2024-02-20 13:55

平时积累的FPGA知识点（9）

解释：Xilinx公司的ZynqUltraScale+RFSoC系列芯片进行项目开发，在某些芯片型号中，自身带有SD-FEC硬核资源，具体查询方式，可在Xilinx官方网站检索DS889手册。
徐丹FPGA之路·2024-02-19 19:05

【Zynq7010 ebaz4205矿渣变废为宝（此教程包含如何更改PL侧的电路，使得能够正常使用PL侧的资源）】

一、时钟时钟部分的电路图如下图所示，如果想用PL侧的晶振的话，需要手动焊接一个50MHZ的晶振，并将R1372和L29用0欧姆电阻连通。也可以加上一坨锡连通。我使用的是订书器钉。将订书器钉截取一部分，可以很好的替代0欧姆电阻。50MHZ晶振和R1372在这里，焊接好即可：注意，L29在板子的背面：焊接好后，50M晶振可以正常使用。二、电源该板子虽然是标注的12v供电，但是使用5v依然可以工作。如果
会咬鸢的风·2024-02-13 18:05

ZYNQ7020最小系统搭建PS端配置

1.创建设计2.DDR配置（根据自己板子的实际情况进行选择）3.串口配置4.如果不包含PL端则取消勾选5.自动引出接口6.验证设计7.输出设计8.生成顶层HDL9.导出硬件10.打开Vitis11.设置字体12.编译13.打开串口调试助手14.烧录程序15.结果
你觉得很酷吗？·2024-02-13 04:57

平时积累的FPGA知识点（4）

1怎么用ZYNQ输出控制其他模块吗？在xdc里面定义了引脚就可以了吗？回答:用emio或者gp接口，如果是控制fpga芯片外部信号，用mio。
徐丹FPGA之路·2024-02-10 00:35

上位机建立TCP/IP连接：Matlab实现

Python实现的参考：XilinxZYNQ+TCP通信+Python上位机实现实时视频传输系统-知乎(zhihu.com)GitHub-yg99992/Image_transfer_open_source
NoNoUnknow·2024-02-09 20:59

AD9361纯逻辑控制从0到1连载0-SPI接口

ADI官方提供的Demo主要基于ZYNQ的软件控制方式，这种控制方法的优点是将所有功能配置都封装为API函数，使用者不需要了解太多AD9361的具体细节，特别是其1024个寄存器的具体定义。
冰冻土卫二·2024-02-08 07:09

AD9361多片同步设计方法

并将该设计移植到自行设计的ZYNQ7035+4片AD9361(实现8路同步收发)的电路板上。本设计采用纯逻辑的方式，仅使用了ZYNQ芯片的PL部分。
冰冻土卫二·2024-02-08 07:35

ZYNQ——FPGA工程之VGA彩条显示

参考：https://blog.csdn.net/Taneeyo/article/details/115180568?spm=1001.2014.3001.5501https://www.bilibili.com/video/BV17U4y157gp?spm_id_from=333.999.0.0本文的工程下载链接：https://download.csdn.net/download/weixin
不缺席的阳光·2024-02-08 06:32

FPGA-学习路径（更新中）

我的这个文件夹里都是我的学习笔记目前我使用的板子是正点原子的ZYNQ7200目前我还没学数电，正在补数电的基础，C语言学了，STM32玩了半年了，基础功能正文1环境，可以去正点原子下载开源资料，里面软件包都有然后去
班花i·2024-02-06 18:14

Xilinx 黑金ZYNQ开发板AX7020，利用VIVADO进行FPGA程序烧录

参考黑金的AX7020开发板资料中的SDK实验篇PDF教程文件。（1）创建工程，步骤与SDK实验篇中的步骤一致；配置PS端时应该可以只选需要的加载方式，如QSPI或者SD，我目前是两种都勾选了，但是只用了QSPI方式。第一章，1.2.（1）-1.2.（11）00：00（2）通过“RunBlockAutomation”完成端口导出，连接FCLK_CLK0到M_AXI_GP0_ACLK，然后保存，创建
weixin_48793386·2024-02-06 08:18

【基于xilinx Zynq7000的PYNQ框架项目】03 Socket实现开发板和电脑的实时视频传输并存储图片

本篇文章通过socket实现主机与ZYNQ_MINI开发板之间的数据传输。
小黄能吃辣·2024-02-05 22:46

【基于Xilinx ZYNQ7000的PYNQ框架项目】01人脸识别项目介绍与展示

项目整体设计框架图如下所示：系统处理流程图如下所示：一、项目内容环境与工具开发板ZYNQ_M
小黄能吃辣·2024-02-05 22:15

【基于Xilinx Zynq7000的PYNQ框架项目】02 PYNQ镜像制作

02PYNQ镜像制作前言一、vivado硬件设计二、ubuntu镜像制作三、Win32DiskImage烧写镜像四、上板启动总结前言由于PYNQ官网中没有适配ZYNQ_MINI开发板的现成的PYNQ镜像
小黄能吃辣·2024-02-05 22:15

【基于Xilinx ZYNQ7000的PYNQ框架项目】04开发板上运行人脸识别模型

04开发板上运行人脸识别模型前言一、人脸识别代码详解总结前言书接上文，成功将电脑摄像头视频流传输到开发板并本地存储后，要做的就是使用PYNQ的pyhotn代码逐帧读取视频流，进行人脸识别啦。因为当初做这个项目的主要目的是锻炼嵌入式开发的能力，所以人脸识别模型是直接使用的opencv自带的分类器。（其实是懒得自己再捣鼓个模型了）我使用的分类器是haarcascade_frontalface_alt2
小黄能吃辣·2024-02-05 22:15

【基于Xilinx ZYNQ7000的PYNQ框架项目】05使用Overlay库和python父子进程实现开发板按键控制LED灯流水或熄灭

05使用Overlay库和python父子进程实现开发板按键控制LED灯流水或熄灭前言一、PYNQOverlay库的GPIO读写实现LED灯流水二、python父子进程实现按键即关闭程序总结前言前四篇文章完成后，其实整个项目就能完整运行起来了。但我们似乎忘了使用PYNQ的初心——用python编程实现对开发板硬件部分的控制。因此，本文章使用PYNQOverlay库的GPIO读写实现LED灯流水，然
小黄能吃辣·2024-02-05 22:44

ZYNQ7020开发(一)：开发环境搭建

文章目录一、配置Ubuntu编译环境二、安装Petalinux三、安装JTAG驱动四、安装Vitis一、配置Ubuntu编译环境虚拟机环境：VMware®Workstation16Pro16.1.0build-17198959Ubuntu版本：NoLSBmodulesareavailable.DistributorID:UbuntuDescription:Ubuntu20.04.6LTSRelea
EEer！·2024-02-05 13:57

【工作周志】240122-240128

1.zynq中的PS端的ddr访问如下，看起来通过GP访问只能通过S1，但是我根据其他博文写的一个design访问DDR，从debug窗口看并没有写入。目前对GP访问DDR读写存疑。
茶茶酱和FPGA·2024-02-04 22:54

嵌入式开发—交叉编译OpenCV

编译平台：Ubuntu18.04x86平台目标平台：ZYNQ-7100Ubuntu20ARM交叉编译工具：gcc-linaro-7.5.0-2019.12-x86_64_aarch64-linux-gnu
Undergoer_TW·2024-02-03 07:03

嵌入式中Qt5.7.1添加支持openssl方法

/config no-asm shared --prefix=/opt/Xilinx2018_zynq/zynq_openssl_1.0.2/ --cross-compile-prefix=/opt/Xilinx
ST小智·2024-02-02 17:39

FPGA解码MIPI视频：Xilinx Artix7-35T低端FPGA，基于MIPI CSI-2 RX Subsystem架构实现，提供工程源码和技术支持

前言免责声明2、相关方案推荐我这里已有的MIPI编解码方案本方案在XilinxArtix7-100T上解码MIPI视频的应用本方案在XilinxKintex7上解码MIPI视频的应用本方案在XilinxZynq7000
9527华安·2024-02-02 10:43

FPGA高端项目：Xilinx Zynq7020系列FPGA 多路视频缩放拼接 工程解决方案 提供4套工程源码+技术支持

目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案我已有的FPGA视频拼接叠加融合方案本方案的XilinxKintex7系列FPGA上的ov5640版本本方案的XilinxKintex7系列FPGA上的HDMI版本本方案的XilinxArtix7系列FPGA上的应用3、设计思路框架设计框图视频源选择ov5640i2c配置及采集
9527华安·2024-02-02 10:42

Zynq UltraScale+ RFSoC Boards, Kits, and Modules

ZynqUltraScale+RFSoCBoards,Kits,andModulesZynqUltraScale+RFSoCZCU111EvaluationKitTheZynqUltraScale+RFSoCZCU111EvaluationKitenablesdesignerstojumpstartRF-Classanalogdesignsforwireless
东枫科技·2024-02-02 08:47

ZYQN(三):PS的中断说明

说明：开发软件：vivado和sdk开发平台：黑金ZYNQ的7010翻开UG585中断部分，Zynq中断大致可分为三个部分，中断详细分为SGI（SoftwareGeneratedInterrupts）软件中断
小黄鸭-·2024-02-01 18:42

【ZYNQ开发系列】基于vitis(vivado2019以上版本)的程序固化~如何把程序烧录到QSPI？

基于vitis的程序固化~如何把程序烧录到QSPI？前言废话背景开发环境实现流程解压项目到工程目录subst（可选）Vivado部分升级项目升级IP核(重要)使能QSPI生成比特流导出硬件vitis部分新建PlatformProject新建应用工程(重要)导入引用路径导入代码编译工程生成boot镜像下载镜像项目下载后语前言废话本来已经找好工作了，没想到自己成功考研上岸，马上把工作辞了去读研。研究生
sys_rst_n·2024-02-01 08:12

15EG使用vivado2021.1实现LWIP的网络传输

创建工程模板在hello_world中已经介绍过了，这里直接从配置完zynqip核开始，由于使用vivado的版本不同，配置ZYNQ时需要用到的tcl文件我会放在工程文件夹下的file文件夹中配置好IP
mcupro·2024-01-31 21:49

15EG使用ps点亮mio的led

创建工程模板在hello_world中已经介绍过了，这里直接从配置完zynq开始因为要用到ps的GPIO，所以要对ZYNQ进行额外的配置，双击ZYNQ打开配置->打开IO口配置->勾选GPIO0MIO外设
mcupro·2024-01-31 21:19

ZYNQ axi uart16550 IP核扩展485接口使用

我的另外一篇博客：ZYNQaxi_uartlitleIP核扩展232或者422ZYNQaxi_uartlitleIP核扩展232或者422_wangjie36的博客-CSDN博客一，AXIUART16550
寒听雪落·2024-01-31 14:10

ZYNQ系列PL配置加载流程

一，FPGA配置引脚说明1,配置相关电源如果VCCO0连接至2.5V或3.3V，CFGBVS连接至VCCO0。如果VCCO0连接至1.5V或1.8V，CFGBVS连接至GND。建议bank0、bank14、bank15的VCCO电压一致，避免出现I/OTransitionattheEndofStartup2，配置流程二，FPGA开启启动加载的方式1，上电自动加载：就是在FPGA完成上电初始化完成后
寒听雪落·2024-01-31 14:10

ZYNQ PL通过EMIO ETHE1外接PHY由GMII转RGMII

ZYNQ使用AXI_Ethernet编译系统扩展多网口：详见博客：https://mp.csdn.net/editor/html/104765046一，硬件简介1，3个以太网口，1个在PS，2个在PL；
寒听雪落·2024-01-31 14:39

ZYNQ 使用AXI_BRAM实现PS与PL 数据交互数据交互

ZYNQ上的总线协议有AXI4,AXI4-Lite,AXI4-Stream三种总线协议。
寒听雪落·2024-01-31 14:39

【Xlinx】【ZynqMP】petalinux2020.1版本QSPI FLASH启动linux教程

一，背景使用petalinux2020.1版本，编译打包后得到的系统文件，希望烧录到qspiflash，通过qspiflash启动系统。过程中遇到了很多问题，包括官网的资料都不很全面，因此这里总结问题的解决办法，如果你遇到了下面的几种问题，那么这篇文章应该对你有所帮助。1，qspi启动时，报“Offsetexceedsdevicelimit”或者“Sizeexceedspartitionordev
founderhan·2024-01-31 14:36

「线上分享」采用Zynq系列FPGA实现NDI AV over IP 应用

NDI的特点是需要软件的协议和处理，通过Zynq在逻辑端实现NDI的编解码算法，在ARM端跑NDI的SDK以及网络的收发。这样的一种分工协同就实现了技术的最大化利用。被称为“Sp
LiveVideoStack_·2024-01-31 08:26

zybo初体验

前段时间过生日，亲戚给了些钱让我自己买生日礼物，早就想搞一块zynq的板了，但是淘宝一看太贵，于是去咸鱼上淘了一块二手的ZYBO(谁知道是不是二手，反正看着挺新)来玩玩。
greedyhao·2024-01-30 18:17

ZYNQ aurora_8b10b光通信使用

Aurora8B/10BIP核当一条通道联通的时候，它会自动初始化这条通路以帧或者数据流的方式，发送一些测试数据。正常通信的过程可以发送任意大小的帧，以及数据可以再任何时候中断。传输过程中有效数据字节之间的间隙会自动填充空闲，以保持锁定并防止过多的电磁干扰。流量控制可用于降低传入数据的速率或通过通道发送简短的高优先级消。Stream流传输是单一无限的帧。在没有数据的情下，传送空闲以保持链接活着。A
寒听雪落·2024-01-30 07:54

13_ZYNQ7020_移植rtl8192.cu无线网卡驱动

1.复制带RTL8192无线网卡的BOOT.bin文件和image.ub文件到启动SD卡的FAT分区2.将黑金自带的桌面文件系统debian_rootfs.tar复制到启动SD卡的EXT分区3.电脑串口连接开发板,执行命令ifconfigwlan0up打开无线网卡,并用ifconfig打开查看wlan0是否打开，此时rtl8192的无线网卡蓝灯会亮4.下载wpa_supplicant源码源码下载地
一米八零的昊哥·2024-01-29 22:47

ZYNQ7020确定EMIO的引脚编号的方法

有一段时间没有使用ZYNQ7020了，突然捡起来用一下，发现我找不到EMIO的引脚号应该是多少了！在此简单记录下。
隋边边·2024-01-29 22:17

ZYNQ7020通过网线连接笔记本电脑共享无线网络，可访问外网

一、硬件准备：ZYNQ7020，联网笔记本，网线，UART串口线等。ZYNQ7020没有wifi模块，只有一个千兆网口，可通过网线直接连接到路由器或者连接到笔记本电脑共享网络。
wzy369·2024-01-29 22:46

Xilinx ZYNQ7020密集访问内存出错

XilinxZYNQ7020密集访问内存出错问题问题描述：XilinxZYNQ7035和ZYNQ7020，没有跑linux系统，裸机和使用freertos如果频繁使用memset和memcpy会出现错误
觉皇嵌入式·2024-01-29 22:46

vivado 2018.3 烧写固化FPGA verilog代码以及出现的问题解决

vivado一般是与SDK同时使用的，像zynq系列，通过SDK烧写固化代码很方便，但是有的时候比如本人目前使用的是XC7K325TFPGA进行的开发，不会用到SDK软件，所以烧写固化代码想通过vivado
cckkppll·2024-01-29 02:29

ac3165 linux驱动_[干货]手把手教你用Zedboard学习Linux移植和驱动开发

本文是昨天发的文章《龙芯杯CPU设计竞赛与ZYNQ设计流程介绍》接续部分。重点介绍传统方式的Linux移植和Xilinx的Petalinux的快速移植开发两种。
weixin_39616090·2024-01-28 13:17
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他