ZYNQ] 第7页

ZYNQ中断例程

GPIO中断系统初始化流程：第一步:初始化cpu的异常处理功能第二步：初始化中断控制器第三步：向CPU注册异常处理回调函数；第四步：将中断控制器中的对应中断ID的中断与中断控制器相连接第五步：设置GPIO的中断类型，比如高电平中断、低电平中断、上升沿中断、下降沿中断等。第六步：设置GPIO中断回调函数，这里设置的回调函数是用于用户使用的。第七步：使能GPIO的对应PIN的中断第八步：使能中断控制器

FPGA小白758·2023-10-26 10:17

【技术干货】基于赛灵思FPGA板卡的高性能EtherCAT主站方案

该套件具有基于Xilinx16nmFinFET+可编程逻辑架构的Zynq®UltraScale+™MPSoC器件，提供一款四核ARM®C

Hack电子·2023-10-25 18:54

玩转Zynq连载48——[ex67] Vivado FFT和IFFT IP核应用实例

特权同学玩转Zynq连载48——[ex67]VivadoFFT和IFFTIP核应用实例1关于傅里叶变换关于傅里叶变换，这么一个神奇的变换，其基本原理和应用在教科书、网络上漫天飞舞，这里就不赘述了，以免有凑字数的嫌疑

ove学习使我快乐·2023-10-25 11:06

Zynq UltraScale+ XCZU9EG 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持

目录1、前言免责声明2、我这里已有的MIPI编解码方案3、本MIPICSI2模块性能及其优越性4、详细设计方案设计原理框图IMX214摄像头及其配置D-PHY模块CSI-2-RX模块Bayer转RGB模块伽马矫正模块VDMA图像缓存VideoScaler图像缓存DP输出5、vivado工程详解PL端FPGA硬件设计PS端VitisSDK软件设计6、工程移植说明vivado版本不一致处理FPGA型号

9527华安·2023-10-25 10:17

linux fpga 开发环境,- Vivado+Zedboard之Linux开发环境搭建

因为后续我们建立的Qt-ZYNQ库也是这个源码包。

weixin_39897015·2023-10-25 08:38

Design Advisory for Zynq-7000: FSBL Authentication Attack

language=en_USDESCRIPTIONInthisphysicalattack,anattackermightpotentiallyexploittheZynq-7000SoCFirstStageBootLoader

非鱼知乐·2023-10-24 17:05

ZYNQ移植ARM CMSIS_DSP库

移植方法Vitis中新建一个ApplicationProject，选择HelloWord模板。按下面步骤移植CMSIS_DSP：下载CMSIS_DSP，拷贝如下文件夹到Vitis工程：SourceIncludePrivateIncludeComputeLibrary(onlyifyoutargetNeon)对Source路径下和文件夹同名的.c文件（如，BasicMathFunctions.c），

leida_wt·2023-10-24 10:55

ZYNQ7020开发(二)：zynq linux系统编译

文章目录一、编译前准备二、SDK编译三、编译步骤总结四、问题汇总一、编译前准备1.设置环境变量source/opt/pkg/petalinux/2020.2/settings.sh/opt/pkg/petalinux/2020.2是上一节petalinux的安装目录2.创建petalinux工程进入petalinux安装目录(例如：/opt/pkg/petalinux/2020.2)，然后运行pe

EEer！·2023-10-24 00:16

ZYNQ linux调试LCD7789

一，硬件管脚1，参数解释和实物LVGL是一个开源的图形库，主要用于MCU上屏幕UI的部署，功能完善，封装合理，可裁切性强，也可以实现Linux上fbx的部署。LVGL官网LVGL-LightandVersatileEmbeddedGraphicsLibrary每根线的作用

寒听雪落·2023-10-23 22:15

19、zynq核引出外部引脚

自动连接所有管脚后，没法通过makeexternal来引出ps端的引脚，此时可以右击管脚，选择createport来引出。

Belle710·2023-10-23 21:37

FPGA ZYNQ VIVADO创建IP核点亮LED灯方式一

这里写自定义目录标题PL端纯Verilog语言创建IP核实现点亮LED灯工使用设备ZYNQ7010，选择设备型号XC7Z010CLG400-1根据以下流程完成本次创建时钟频率50MHZ，周期T=20ns

对不起当时的转身·2023-10-23 15:36

芯片手册自用

UG585ZYNQBOOK：Zynq7000SoC技术参考手册Zynq7000SoCTechnicalReferenceManual•Zynq7000SoCTechnicalReferenceManual

NoNoUnknow·2023-10-23 14:10

ucos练习

文章目录简单实验在开始任务中创建优先级不同的多个任务使用信号量进行同步UCOS硬件实现任务管理任务调度zynq+ucos简单实验在开始任务中创建优先级不同的多个任务intmain(){UCOSStartup

山音水月·2023-10-22 05:37

差分时钟与DDR3

Zynq上的存储器接口所有Zynq-7000AP芯片上的存储器接口单元包括一个动态存储器控制器和几个静态存储器接口模块。动态存储器控制器可以用于DDR3、DDR3L、DDR2和LPDDR2。

NoNoUnknow·2023-10-21 21:47

axi时序图_S02_CH12_ AXI_Lite 总线详解

S02_CH12_AXI_Lite总线详解12.1前言ZYNQ拥有ARM+FPGA这个神奇的架构，那么ARM和FPGA究竟是如何进行通信的呢？本章通过剖析AXI总线源码，来一探其中的秘密。

我不上层楼了·2023-10-21 19:59

MYIR-ZYNQ7000系列-zturn教程(16)：对axi_lite IP核进行仿真以及axi总线的初步讲解

我这里一共调用了两个自定义的IP都是基于axi_lite的IP核，一个是主机master一个是从机slave，然后将这两个调用的IP例化到一个新创建的fpga工程，最好写一个仿真脚本让这个master主机对这个从机slave进行读写。链接：https://pan.baidu.com/s/1WFCazNaUaXBwKuJtAZNKZQ密码：ex8l主机：从机：将master和slave都例化到fpg

虚无缥缈vs威武·2023-10-21 19:57

Zynq中断与AMP~双核串口环回之PS与PL通信

实现思路：额外配置：通过PL配置计数器，向CPU0和CPU1发送硬中断。1.串口中断CPU0，在中断中设置接收设置好字长的数据，如果这些数据的数值符合约定的命令，则关闭硬中断，并将这部分数据存入AxiLite配置的ram中，完成以后发送软中断中断CPU1。2.CPU1收到软中断后，读取指定的ram数值，校验以后将其写入ram2中，如果这里不做换回可以写入其他的。写完以后发送中断给CPU0。3.CP

NoNoUnknow·2023-10-21 19:53

存储器~Zynq book第九章

还有小梅哥和正点原子的一些资料。DRAMSRAMCacheSDRAMSDRAM学习与实现串口传图-CSDN博客DDR3

NoNoUnknow·2023-10-21 19:53

中断：Zynq Uart中断的流程和例程~UG585的CH.19

Zynq里的uartUART控制器是全双工异步接收器和发送器，支持多种可编程波特率和I/O信号格式。该控制器可以适应自动奇偶校验生成和多主机检测模式。UART操作由配置和模式寄存器控制。

NoNoUnknow·2023-10-21 19:23

ZYNQ之FPGA学习----RAM IP核使用实验

1RAMIP核介绍RAM的英文全称是RandomAccessMemory，即随机存取存储器，它可以随时把数据写入任一指定地址的存储单元，也可以随时从任一指定地址中读出数据，其读写速度由时钟频率决定Xilinx7系列器件具有嵌入式存储器结构，嵌入式存储器结构由一列列BRAM(块RAM)存储器模块组成，通过对这些BRAM存储器模块进行配置，可以实现各种存储器的功能，例如：RAM、移位寄存器、ROM以及

鲁棒最小二乘支持向量机·2023-10-21 15:52

ZYNQ RFSoc开发板-usrp软件无线电X410mini开发板-5G评估板

RFSoc开发板-usrp软件无线电X410mini开发板-5G评估板Zynq®UltraScale+™RFSoCZCU208评估套件是面向开箱即用评估及前沿应用开发的理想RF测试平台。

深圳信迈科技DSP+ARM+FPGA·2023-10-21 06:49

ZCU106+ADRV9371+CPRO33-30.72+6 dB 衰减

文章目录一、ZYNQ平台二、ADRV9371三、CPRO33-30.72四、衰减器一、ZYNQ平台之后使用ZynqUltraScale+MPSoCZCU106，XCZU7EV器件配备四核ARM®Cortex

lwd_up·2023-10-20 20:28

AD9371 官方例程

文章目录前言一、HDL方面1.ZYNQ核根据ZCU106平台修改（**参考UG1244ZCU106EvaluationBoard**），尤其注意**DDR**的配置（**参考美光MTA4ATF51264HZ

lwd_up·2023-10-20 20:51

【国产虚拟仪器】基于 ZYNQ 的电能质量系统高速数据采集系统设计

随着电网中非线性负荷用户的不断增加，电能质量问题日益严重。高精度数据采集系统能够为电能质量分析提供准确的数据支持，是解决电能质量问题的关键依据。通过对比现有高速采集系统的设计方案，主控电路多以ARM微控制器搭配AD转换芯片、ARM+DSP搭配转换芯片以及FPGA+DSP搭配AD转换芯片的架构方式[1-5]。ARM有着良好的决策控制特性，在工业控制领域被广泛应用，但其数据处理速度慢，不能满足系统的实

深圳信迈科技DSP+ARM+FPGA·2023-10-20 19:17

ZYNQ配置IIC接口读取eeprom和iictool使用

一，ZYNQ裸机IIC读写EEPROM(AXI_IICIP核模块读写EEPROM)1，vivado驱动和配置2，添加约束set_propertyIOSTANDARDLV

寒听雪落·2023-10-19 20:59

【TES720D】青翼科技基于复旦微的FMQL20S400全国产化ARM核心模块

该款核心板的主芯片兼容XILINX的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、E

北京青翼科技·2023-10-17 06:55

【TES710D】基于复旦微的FMQL10S400全国产化ARM核心模块

该款核心板的主芯片兼容XILINX的ZYNQ7010或ZYNQ7020系列FPGA。核心板上布了DDR3SDRAM、E

北京青翼科技·2023-10-17 06:24

Zynq7000 Soc的中断系统实验（一）

Zynq7000Soc的中断系统实验（一）Zynq7000的中断概述软中断使用Vitis软中断示例代码解读参考文档Zynq7000的中断概述zynq7000的三类中断类型如下图所示：显而易见，zynq这块

IMMUNIZE·2023-10-17 05:26

ZYNQ7000 #3 - Linux环境下在用户空间使用AXI-DMA进行传输

AE_小良·2023-10-16 15:03

AXI-DMA ip 使用

参考：利用ZYNQSOC快速打开算法验证通路（4）——AXIDMA使用解析及环路测试-没落骑士-博客园实现PS与PL的高速数据传输，需要利用PS的HP接口通过AXI_DMA完成数据搬移。

swang_shan·2023-10-16 15:00

Vitis2021.2自定义IP无法编译BUG

platform无法完成build步骤，进而导致无法基于此platform创建applicationproject：ERROR:[Common17-48]Filenotfound:D:/Verilog/ZYNQprojects

月见团子tsukimi·2023-10-15 22:00

解决Xilinx Vitis的platform out-of-date

使用Vitis进行Zynq的TCP开发通信，建立Platform工程后，需要修改BSP设置，加入Lwip支持才能使用Lwip的函数，但在修改后，平台平台工程提示out-of-date，依然无法添加Lwip

dumpo·2023-10-15 22:27

vitis使用教程

学习记录在学习ZYNQ嵌入式开发的过程中，正点原子的教程是采用SDK，而我下载的vivado2020.1已经变成了vitis，所以写一这篇博客，方便后续查阅。

Alex-L·2023-10-15 22:27

中断：PL硬中断，基地址，优先级。

行动步骤：1.编写RTL文件，设置中断的触发条件和频率，将其封装成IP；2.配置BD，为上述IP提供CLK和RST，注意敏感列表；3.在zynqprocessor中配置中断号，分配中断号：PL终端号可选

NoNoUnknow·2023-10-15 21:48

中断：AMP 软中断的过程和GPIO中断差别

ZYNQ笔记（5）：软中断实现核间通信-咸鱼IC-博客园(cnblogs.com)ZYNQ基础----AMP核间软中断_zynq核间中断-CSDN博客相较于GPIO中断，省去了对中断触发敏感类型的配置（

NoNoUnknow·2023-10-15 21:48

Zynq双核通信和中断小结

实现Zynq的AMP，即两个内核的通信，主要包含以下主要内容：1.通信的实现手段，比较好的是通过共享地址来实现通信，比如XAPP1079中就设置了一个：#defineCOMM_VAL(*(volatileunsignedlong

NoNoUnknow·2023-10-15 21:18

FPGA学习笔记记录： FPGA学习笔记记录：初识

ZYNQ基础知识：传统的嵌入式SoC硬件系统架构：使用ARM作为主控，通过ARM的外设并行RAM类总线外挂FPGA，使用FPGA来做高

LiuJieIDBD·2023-10-14 06:50

ZYNQ | AXI DMA数据环路测试

利用AXIDMA进行批量数据环路的测试背景软硬件平台原理概述工程搭建1.新建一个vivado工程2.创建blockdesign①zynqip核的添加与配置②AXIDMAip核的添加与配置③AXI4-StreamDataFIFO

褪色者Ash·2023-10-14 02:04

S02-CH21 利用AXI DMA进行批量数据环路测试

软件版本：VIVADO2017.4操作系统：WIN1064bit硬件平台：适用米联客ZYNQ系列开发板米联客(MSXBO)论坛：www.osrc.cn答疑解惑专栏开通，欢迎大家给我提问！！

yundanfengqing_nuc·2023-10-14 02:04

第十一节，ZYNQ的AXI_DMA的使用

ZYNQ的AXI_DMA的使用1DMA控制器架构原理AXIDMA:官方解释是为内存与AXI4-Stream外设之间提供高带宽的直接存储访问，其可选的scatter/gather功能可以将CPU从数据搬移任务中解放出来

youbin2013·2023-10-14 02:33

ZYNQ小实验：1.利用AXI DMA loop 环路测试

前言：一个基本的DMA环路搭建，通过PS端控制DMA对DDR数据的读写和校验，完成环路测试基本流程：PS端ARM将数据发送给DDR。PS控制DMA，使DMA通过数据通道读取DDR中的数据；DMA将读取到的数据传给FIFO。FIFO将数据传输给DMA；PS控制DMA，使DMA通过数据通道将数据写入DDR中。传输校验，对比接收数据与发送数据是否一致。原理介绍：AXI：AXI（AdvancedeXten

风行者199765·2023-10-14 02:03

AXI DMA使用解析及环路测试

一、AXIDMA介绍本篇博文讲述AXIDMA的一些使用总结，硬件IP子系统搭建与SDKC代码封装参考米联客ZYNQ教程。

AE_小良·2023-10-14 02:03

ZYNQ 7020内核kernel源码解析

**XilinxZYNQ7020ARM内核kernel源码解析**还记得2018年的时候，kernel还是4.9.0，到了2022变成了5.15了，三年疫情过去了，我们的技术一直在精进。

landyjzlai·2023-10-14 02:38

MS5611的ZYNQ驱动试验之一分析

0，MS5611框图1，原理图项目需要用到MS5611气压计模块，原理图很简单明了，如下：这里PS接GND是SPI接口模式，PS接VDD是I2C接口模式。我在设计原理图时候直接设置成了SPI模式，当然这个SPI不是纯粹意义的SPI接口，后面会有展开说。2，关于MS56111，支持SPI模式和I2C模式其中现在网络上大量存在的代码基本都是I2C接口的。SPI接口占用线多但是有一个好处就是明确的延时。

mcupro·2023-10-13 21:45

在VIVADO下烧写ZC706板载FLASH的操作步骤

2，烧写过程是先在ZYNQ里的PS运行程序，之后接收电脑通过JTAG口发来的数据烧写到FLASH里面。这就要求除了要

mcupro·2023-10-13 21:15

MS5611的ZYNQ驱动试验之二控制器功能考虑

这里我们考虑一下如何在ZYNQ里面实现，也就是规划PS和PL如何分工实现。一般这种有一定简单时序的外设控制器我们可以采用两个方式编写：1，用PL构造时序，做成所谓的加速器。