ZYNQ]

004-Zynq实现SD卡存储灰度图片（彩色图片存储正点已开源）

二、SD卡实现步骤1.配置Zynq核中的SD卡接口2.PS端勾选xilffs3.PS端代码4.读卡器读取SD卡结果呈现总结前言最近在弄SD卡存储灰度图片，参考了正点原子的OV7725照相机实验，但发现最终存储出来打不开
技术小董·2024-01-10 13:10

007-可调脉冲数触发之FPGA实现（Zynq也可驱动，带启动停止及完成中断输出）

文章目录前言一、设计思路二、代码及仿真1.资源消耗2.具体代码3.仿真波形总结前言此代码是在做显微镜高速聚焦系统中自己写的步进电机电机驱动源码，为了达到最快的驱动速度，因此选用脉冲触发方式进行驱动。在电机驱动的过程中往往需要对脉冲进行使能，启动，配置好输出N个脉冲，设置电机转动的方向，发送脉冲的过程中发送急停信号，停止当前的脉冲输出以及脉冲输出完后反馈回来中断触发信号。经过实测代码能够满足步进电机
技术小董·2024-01-10 13:37

ZYNQ VITIS LINUX配置流程

petalinux-create--typeproject--templatezynq--namedts_emmccddts_emmc/petalinux-config--get-hw-description
寒听雪落·2024-01-10 09:14

基于 ZYNQ 的双目视觉图像采集系统设计（二）

Image_controller模块包含2个子模块，如图1所示。I2C_OV5640_Init_RGB565.v模块实现IIC的接口协议和初始化配置,其下有两个子模块：I2C_Controller.v模块实现IIC的读写控制时序，I2C_OV5640_RGB565_Config.v模块则产生IIC寄存器初始化配置的地址和数据;image_capture.v模块实现图像采集和缓存功能。图1.Imag
QYH2023·2024-01-09 09:21

基于 ZYNQ 的双目视觉图像采集系统设计（四）

1、axi_hp0_wr.v模块代码解析该模块实现AXIHP总线写入数据到DDR3的操作。该模块的接口如下。rst_n为系统复位信号；i_clk、i_data_rst_n、i_data_en和i_data为FPGA逻辑需要写入到DDR3的数据输入接口。i_clk为同步时钟信号，i_data_rst_n用于复位FIFO，i_data_en拉高表示数据总线i_data有效，将被写入到FIFO中缓存。余
QYH2023·2024-01-09 09:21

基于 ZYNQ 的双目视觉图像采集系统设计（一）

1、视频采集系统的整体架构如图1所示，这是整个视频采集系统的原理框图。图1视频采集系统架构上电初始，FPGA通过IIC接口对CMOSSensor进行寄存器初始化配置。这些初始化的基本参数，即初始化地址对应的初始化数据都存储在一个预先配置好的FPGA片内ROM中。（这些初始化的参数来源于CMOSSensor芯片手册，这里使用的是OV5640摄像头，要学好FPGA芯片手册一定要会看）在初始化配置完成后
QYH2023·2024-01-09 09:51

FPGA之ZYNQ SOC设计---BOOT.bin制作

ZYNQSOC设计---BOOT.bin制作1.固化的流程2.固化准备2.BOOT.bin制作过程更多内容，请关注微信公众号“FPGA科技室”以前工程都是通过JTAG先下载bit流文件，再下载elf文件
科研的小萌娃·2024-01-08 14:58

米联客 ZYNQ/SOC精品教程 S01-CH05 FPGA程序的固化和下载

软件版本：VIVADO2017.4操作系统：WIN1064bit硬件平台：适用米联客ZYNQ系列开发板米联客(MSXBO)论坛：www.osrc.cn答疑解惑专栏开通，欢迎大家给我提问！！
米联客(milianke)·2024-01-08 13:27

第一章 体验 ARM，裸机输出“Hello World”

《ZYNQMPSoC开发平台Vitis应用教程》学习第一章体验ARM，裸机输出“HelloWorld”文章目录《ZYNQMPSoC开发平台Vitis应用教程》学习准备批处理下载QSPIFlash批处理建立
weixin_45090728·2024-01-08 10:24

Vivado vitis 2023.1 版本 hello world 教学，基于zedboard

工程建好后新建设计点击加号添加ZYNQ双击ZYNQ进行配置，配置方法可以看我之前的文章：在Vivado中，配置RFSOC的ZYNQ-CSDN博客虽然板子不一样，但是原理是一样的。
春风沂水丶·2024-01-07 23:04

【ZYNQ实验】第一篇、ZYNQ驱动HDMI显示图片

目录第一部分、实验说明1、点名过来看2、实验说明2.1、涉及到的知识2.2、使用的硬件3、测试效果3.1、实验一效果3.2、实验二效果4、写在前面5、参考文献第二部分、硬件搭建第三部分、实现方法1、实验一1.1、实验一原理图1.2、MATLAB图片转换代码1.2、C代码1.3、vivado工程链接2、实验二2.1、实验二原理图2.2、C代码2.3、vivado工程链接第四部分、总结第一部分、实验说
大屁桃·2024-01-05 13:30

vitis2023.1创建zynq7000 ps工程问题记录

1.说明本文仅对创建工程的一些问题进行记录，不会对每个步骤都进行记录。2.vivado2023与vivado2018在在进行纯ps平台开发时BlockDesign设计的区别2.1问题描述如下红框中的信号都是连接到PL端的信号，在vivado2018中进行纯ps开发时，这些信号都是不必要的，可以全部删除,生成sdk工程也不会有什么问题。M_AXI_GP0：axilite主接口。M_AXI_GP0_A
优美的赫蒂·2024-01-05 08:38

SSH 远程登录报错：Permission denied, please try again. 解决办法

问题使用Ubuntu通过SSH连接ZynqLinux时报如下错误：Permissiondenied,pleasetryagain.拒绝许可，请重试。
Hello阿尔法·2024-01-04 23:21

【ZYNQ】教你用 Vivado HLS 快速设计一个 IP

VivadoHLS的功能简单地来说就是把C、C++或SystemC的设计转换成RTL实现，这样就可以在XilinxFPGA或Zynq芯片的可编程逻辑中综合并实现，我们仍然是在进行硬件设计，只不过使用的不再是
Hello阿尔法·2024-01-04 23:21

xilinx_axidma 驱动移植与使用

前言需要在ZYNQ平台上使用DMA驱动，裸机的还到好说，Linux下的DMA驱动框架复杂，这对本身不是搞驱动的我难度太大。自己动手丰衣足食，但是试错成本很大，记录下来希望能给后来者帮助。
bitQ·2024-01-04 19:15

XILINX_IP核_DMA

directmemoryassess直接内存访问，不在cpu干预的模式下完成数据的交互，节省cpu资源DMACR:DMA控制寄存器DMASR:DMA状态寄存器在Xilinx的产品中有硬核DMA和软核DMA之分，如ZYNQ
victor-f·2024-01-04 19:15

ZYNQ 核心板 底板 开源啦！

Hello-FPGAZYNQ设计开源啦！
Hello-FPGA·2024-01-04 19:15

Xilinx DMA的几种方式与架构

directmemoryaccess，在FPGA系统中，常用的几种DMA需求：1、在PL内部无PS（CPU这里统一称为PS）持续干预搬移数据，常见的接口形态为AXIS与AXI，AXI与AXI；2、从PL与PS之间搬移数据，对于ZYNQ
Hello-FPGA·2024-01-04 19:13

【ZYNQ入门】第二篇、ZYNQ的中断系统及常用中断初始化程序

目录第一部分、Zynq的中断系统及架构1、中断系统结构第二部分、各类中断对应的ID1、软中断SGI的ID2、私有中断PPI的ID3、共享SPI的ID（最常用）第三部分、常用中断初始化程序1、UART0中断配置代码
大屁桃·2024-01-03 20:48

【ZYNQ入门】第一篇、Vivado软件与外部代码编辑软件的联用办法

目录第一部分、Vivado软件与Notepad++联用的办法1、快速寻找Notepad++的安装路径的方法2、联用办法第二部分、Vivado软件与VScode联用的办法第三部分、配置过程中容易出现的问题第四部分、总结第一部分、Vivado软件与Notepad++联用的办法1、快速寻找Notepad++的安装路径的方法第一步、开始，找到软件，右键，打开文件位置第二步、打开属性，复制路径，下面有用2、
大屁桃·2024-01-03 20:17

【ZYNQ入门】第三篇、双核AMP运行模式程序开发

目录第一部分、基础知识1、多核CPU三种主要运行模式2、ZYNQ内部FSBL涉及到的启动过程2.1、BootRom是啥？2.2、FSBL是啥？
大屁桃·2024-01-03 20:45

通信与处理平台（数字信号处理）

板卡对外提供1个X8GTX背板互联接口、2路千兆以太网及多种数字通信IO接口，板卡采用Xilinx的高性能ZYNQ系列SOC作为实时处理器，实现数据的采集、处理、以及背板接口互联。
彬鸿科技·2024-01-03 13:01

N1ghtBreeze ZYNQ与一般FPGA的区别

https://www.cnblogs.com/gary-zhang/p/15878443.html之前刚开始学FPGA的时候用的是基于spartan的FPGA开发板，当上手ZYNQ后一直以为ZYNQ就是在资源上做了升级
疯狂的泰码君·2024-01-03 07:39

Zynq SPI

SPI的工作模式/**SettheSpideviceasamaster.Externalloopbackisrequired.*/XSpiPs_SetOptions(SpiInstancePtr,XSPIPS_MASTER_OPTION|XSPIPS_FORCE_SSELECT_OPTION);XSpiPs_SetClkPrescaler(SpiInstancePtr,XSPIPS_CLK_PRE
NoNoUnknow·2024-01-02 08:47

LMX2571 芯片配置Verliog SPI驱动

前言本实验使用ZYNQ的PL(FPGA)对LMX2571芯片进行配置，以下连接为相关的原理和软件使用资料。
伊丽莎白鹅·2024-01-01 17:09

zynq：pl-ps硬中断设置

对于硬中而言，需要设置将中断映射到哪个cpu上，其函数为XScuGic_InterruptMaptoCpu(&ScuGic,1,F2P_INTR1_ID);同时需要设置硬中断的触发类型及其触发优先级，同样优先级会先执行中断号小的，其函数为：XScuGic_SetPriTrigTypeByDistAddr(DIS_ADDR,F2P_INTR1_ID,0x20,0x03);intinitSwIntr(
be to FPGAer·2024-01-01 12:48

zynq-uart中断学习记录+关闭cache

uart中断初始化流程intSetupInterruptSystem(INTC*IntcInstancePtr,XUartPs*UartInstancePtr,u16UartIntrId){intStatus;/**Initializetheinterruptcontrollerdriversothatit'sreadyto*use.*/Xil_ExceptionInit();GicPtr=XSc
be to FPGAer·2024-01-01 12:17

Zynq中spi、iic等协议配置器件

首先打开EMIO，比如iic需要2个接口，那就打开两个emio-gpio口，在这配置zynq时记得打开spi、iic接口，在arm上初始化iic、spi等接口，记得绑定。
be to FPGAer·2024-01-01 12:43

ZYNQ使用Tri Mode Ethernet MAC千兆网光通信

一，原理SFP接口的FPGA开发板可以通过安装SFP转RJ45模块或者直接通过光纤进行以太网通信。上层协议就是用户实际收发的有效数据部分，而“TriModeEthernetMAC”IP核负责处理以太网的MAC，以及通过GMII接口和“1G/2.5GEthernetPCS/PMAorSGMII”IP的接口GMII接口通信。2，SFP信号定义：SFP屏蔽笼插入千兆SFP转RJ45电口或者光模块。3，原
寒听雪落·2024-01-01 02:12

8—基于FPGA(ZYNQ-Z2)的多功能小车—软件设计—寻迹模块、寻光模块、跟随模块

目录1.寻迹模块2.寻光模块3.跟随模块1.寻迹模块寻迹模块的实现需要两个TCRT5000传感器。简单地说，检测到黑线输出低电平，检测到白线输出高电平。因此两个TCRT5000放在黑色地面的白线循迹线左右，左边检测到白线左转，右边检测到白线右转，都是黑的前进，都是白线停止。算法比较容易实现。OUT信号输出，黑色为0，白色为1VCC5V供电GND接地代码如下：//寻迹模式elseif(data==8
贡橙小白鼠·2024-01-01 02:38

9—基于FPGA(ZYNQ-Z2)的多功能小车—拓展功能—OpenMV的色块识别

目录1.色块识别设计思路2.OpenMV代码3.Arduino代码4.Verilog代码1.色块识别设计思路对于色块识别功能，我想让OpenMV检测色块，在数码管上显示。OpenMV的通信也是串口通信，实现比较耗时。由于之前的红外遥控已经外接了Arduino，因此我依然借助Arduino对红绿蓝进行编码，使用两个IO实现信息传递，在FPGA上进行译码，最后根据对应的信息实现数码管显示。流程如下:2
贡橙小白鼠·2024-01-01 02:38

1—基于FPGA(ZYNQ-Z2)的多功能小车—硬件设计—电源模块

目录1.稳压模块设计1.1LM317可调稳压1.2LM2596-5V1.3AMS1117-3.3V2外围电路设计3.电源模块原理图1.稳压模块设计我们的小车使用7.4V的锂电池供电，无法直接为各模块和FPGA供电。因此需要设计稳压模块。多方面考虑，我们选择使用LM317设计线性可调稳压，使用LM2596和AMS1117设计7.4V-5V-3.3V的稳压模块。5V与3.3V给模块与FPGA供电，可调
贡橙小白鼠·2024-01-01 02:08

2—基于FPGA(ZYNQ-Z2)的多功能小车—硬件设计—电机驱动模块(TB6612FNG)

目录1.驱动电路2.TB6612FNG介绍3.电路原理图1.驱动电路FPGA的引脚电流都比较小，一般为几十微安，但是驱动电机的电流远大于此。因此需要一个电机驱动模块来作为桥梁，连接FPGA与电机。2.TB6612FNG介绍为了驱动四路电机，我使用了两个TB6612FNG，设计简单，体积小，功能完整。我使用的是TB6612FNG芯片，焊接有一定难度，可根据需要选择直插模块，两者没有区别。（芯片）（模
贡橙小白鼠·2024-01-01 02:08

4—基于FPGA(ZYNQ-Z2)的多功能小车—软件设计—电机驱动模块

我使用的FPGA是Xilinx的PYNQ-7020（ZYNQ-Z2），在Vivado2018.3平台使用Verilog进行编程。
贡橙小白鼠·2024-01-01 02:08

10—基于FPGA(ZYNQ-Z2)的多功能小车—软件设计—顶层代码

在之前的文章中具体控制代码已经全部进行了分析与解释，顶层模块进行模块的输入输出的定义、内部变量的定义、模块的实例化与蓝牙信号的判断。代码如下：moduletop_modlue(inputclk,//系统时钟inputreset,//复位按键inputrx,//蓝牙接收inputwire[3:0]signal,//红外信号inputwireEcho,//超声波接收input[3:0]track,//
贡橙小白鼠·2024-01-01 02:08

0—基于FPGA(ZYNQ-Z2)的多功能小车

在电子技术与创新的课设中我选择了这个题目，在设计的时候遇到了非常多的问题，但是网上的对应资料又非常少，因此在完成设计之后，我把设计方法与代码在这篇博客中分享出来，希望能对需要的人有所帮助。目录1.题目2.题目分析：3.器件使用4.工程文件5.传送门1.题目基于FPGA的多功能小车1、基本要求设计一个多功能的智能小车，通过多传感器的数据融合可以实现智能小车的红外避障、循迹、寻光、红外遥控、无线蓝牙、
贡橙小白鼠·2024-01-01 02:37

5—基于FPGA(ZYNQ-Z2)的多功能小车—软件设计—蓝牙串口

目录1.蓝牙模块介绍2.UART介绍3.Verilog代码：3.1Uart_RX模块：3.2分频模块：3.3Uart驱动模块3.4Uart控制模块4.总览1.蓝牙模块介绍我使用的是JDY-31蓝牙模块，在连线中，要注意RX-TX,TX-RX。即FPGA约束的TX对应蓝牙模块的RX，约束的RX对应蓝牙模块的TX。2.UART介绍蓝牙模块使用UART串口通信协议，具体介绍如下：UART（通用异步收发器
贡橙小白鼠·2024-01-01 02:33

复旦微ZYNQ EMIO控制PL LED

一，复旦微和XILINX对比（我的了解）1，复旦微ZYNQFPGA开发工具是Procise，ARM开发工具是IAR；2，它与xilinxZYNQ不同的是，xilinx移植的是两个ARMCONTEXA9或者高端
寒听雪落·2023-12-31 20:22

ZYNQ-Linux开发之（五）Vivado工程搭建，设备树修改方法，复旦微电子fmql开发、vivado联合procise、IAR的linux系统开发-保姆级教程-非常详细

FMQL开发流程整体开发流程如下：具体开发流程：Vivado工程搭建首先根据自己项目的功能需求，结合原理图，明确vivado工程中所需搭建的PS和PL部分的资源。搭建使用的是vivado2018.2版本的vivado创建vivado工程：双击vivado软件，打开后点击CreateProgect选项点击next，输入工程名字，选择保存路径，勾选CreateProjectSubdirector，路径
披着假发的程序唐·2023-12-31 20:51

工作记录11.27

个月后，就每天都在加班，现在公司实行996，快递已经6天没拿啦，也不知道给我退回没..........今天星期六，记录一下这几天工作的事现在在学习调高精度授时仪的软件，主要学习ARM的部分1.下载软件到ZYNQ
SN...·2023-12-31 20:21

ZYNQ 7020 之 FPGA知识点重塑笔记一——串口通信

目录一：串口通信简介二：三种常见的数据通信方式—RS232串口通信2.1实验任务2.2串口接收模块的设计2.2.1代码设计2.3串口发送模块的设计2.3.1代码设计2.4顶层模块编写2.4.1代码设计2.4.2仿真验证代码2.4.3仿真结果2.4.4板上验证一：串口通信简介通信方式一般分为串行通信和并行通信。并行通信是指多比特数据同时通过并行线进行传送。这种传输方式通信线多、成本高，故不宜进行远距
都教授_·2023-12-29 13:07

【Petalinux】制作SD卡 操作系统 启动

135217761【Petalinux】下为空白SD卡建立BOOT，rootfs分区Petalinux生成Petalinux框架petalinux-create--typeproject--templatezynq
东枫科技·2023-12-29 02:40

【ZYNQ】ZYNQ7000 XADC 及其驱动示例

XADC简介ZYNQSoC的XADC模块包括两个12位的模数转换器，转换速率可以达到1MSPS（每秒一百万次采样）。它带有片上温度和电压传感器，可以测量芯片工作时的温度和供电电压。
Hello阿尔法·2023-12-28 00:00

fpga xvc 调试实现，支持多端口同时调试多颗FPGA芯片

xilinx推荐的实现结构方式如下：通过一个ZYNQ运行xvc服务器，然后通过zynq去配置其他的FPGA，具体参考设计可以参考手册xapp1251，由于XVC运行的协议是标准的TCP协议，这种方式需要
FPGA_Linuxer·2023-12-27 22:44

FPGA-Xilinx ZYNQ PS端实现SD卡文件数据读取－完整代码

FPGA-XilinxZYNQPS端实现SD卡文件数据读取本章节记录XilinxZYNQPS端实现SD卡txt文件的数据读取。
Bellwen·2023-12-26 20:27

FPGA-ZYNQ-7000 SoC在嵌入式系统中的优势

FPGA-ZYNQ-7000SoC在嵌入式系统中的优势本章节主要参考书籍《XilinxZynq-7000嵌入式系统设计与实现基于ARMCortex-A9双核处理器和Vivado的设计方法(何宾，张艳辉编著
Bellwen·2023-12-26 20:56

AXI总线核心解读---基于官方文档

AXI总线何处使用AXIZYNQ异构芯片，内部总线使用的AXI总线纯FPGA的IP接口也要用高速接口，DDR（AXI、传统）等模块都有涉及到什么是AXI总线AXI的三种形式:AXI-FULL：高性能的存储器映射需求
Per_HR7·2023-12-25 23:48

ZYNQ开发环境搭建

ZYNQ开发环境搭建虚拟机下petalinux安装/废除start************/①安装库sudoapt-getinstalltofrodosgawkxvfbgitlibncurses5-devtftpdzlib1g-devzlib1g-dev
try_HH·2023-12-24 10:15

ZYNQ AX7021基础开发梳理---（1）PL工程创建调试流程梳理

ZYNQAX7021基础开发梳理—（1）PL工程创建调试流程梳理一、概述此系列文章记录ZYNQAX7021开发流程梳理，包含vivado、sdk软件使用，PL工程创建及开发流程、PSSDK工程创建及开发流程
try_HH·2023-12-24 10:15

关于仿真ZYNQ时无法模拟PS端对PL端控制信号的问题

1.ZYNQ工程我有一个ZYNQ的工程，外部输入ADC数据，在PL端进行处理后发送到PS端，我的BD文件如下图，对外只有ADC的时钟和数据接口，其它都是内部走线。
pp_0604·2023-12-24 04:54
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他